嵌入式系統的PCIe時(shí)鐘分配

一個(gè)消除這些限制的解決辦法是降除主卡上的PCIe基準時(shí)鐘，并利用一個(gè)M-LVDS多點(diǎn)信號在背板之間進(jìn)行分配，然后將其提高到目標卡所需的頻率。盡管理論上非常簡(jiǎn)單，但實(shí)現PCIe抖動(dòng)限制卻很棘手(見(jiàn)圖5，注意綠色信號線(xiàn)不起作用)。

這個(gè)解決方案可提供一個(gè)M-LVDS對，用來(lái)驅動(dòng)或接收符合PCIe的基準時(shí)鐘。如圖5所示，在許多嵌入式系統中，根據應用的“與/或”插槽進(jìn)行分配，每張卡都可作為主操作或端點(diǎn)操作。顯然，如圖5所示，只用于其中一種模式操作的卡將被簡(jiǎn)化。系統中的一張卡將作為主卡，利用其板上晶振生成滿(mǎn)足PCIe限制的基準時(shí)鐘。

這個(gè)時(shí)鐘將利用內部時(shí)鐘分配網(wǎng)絡(luò )驅動(dòng)所有板上PCIe器件。該時(shí)鐘也將到達非PLL除法器電路，將100MHz或125MHz向下降除為25MHz的背板頻率，然后將除降了的基準時(shí)鐘驅動(dòng)到系統的其余卡上。系統中其它所有的卡將禁用板上時(shí)鐘發(fā)生器，形成基準時(shí)鐘線(xiàn)跡的三態(tài)驅動(dòng)器，并接收來(lái)自背板的基準時(shí)鐘。隨后，這將通過(guò)基于PLL的ZDB提高到板上所需和分配的基準時(shí)鐘頻率，并將劃分了的基準時(shí)鐘驅動(dòng)到系統的其它卡上。系統其它所有的卡將失去對板上時(shí)鐘發(fā)電器的使用，形成基準時(shí)鐘線(xiàn)跡三態(tài)驅動(dòng)器，并接收來(lái)自背板的基準時(shí)鐘。這將通過(guò)基于PLL的ZDB提高到板上和分配所需的基準時(shí)鐘頻率。接收和提高來(lái)自背板的基準時(shí)鐘的電路通常在主卡上，如果需要，可以用來(lái)生成所需的另一個(gè)基準時(shí)鐘頻率。為了實(shí)現PCIe所需的低抖動(dòng)，IDT FemtoClock PLL技術(shù)可用于時(shí)鐘合成器和ZDB。

這種設計的最主要難點(diǎn)在于，PLL雖然可以過(guò)濾掉頻率高于PLL本身環(huán)路帶寬的噪聲信號，但在低于PLL環(huán)路帶寬的低頻部分，卻增加了很多在調制頻率附近的附加抖動(dòng)。另外，由于PLL無(wú)法完全跟蹤基準時(shí)鐘輸入的相位和頻率變化，所以將引起跟蹤偏移。像這種包含兩個(gè)以上用于頻率生成和轉換的級聯(lián)型PLL的背板PCIe方案必須謹慎對待，以盡量降低相位抖動(dòng)和PLL跟蹤偏移。

PCIe抖動(dòng)的測量

在深入分析這個(gè)解決方案的性能之前，需要先討論PCIe抖動(dòng)性能的分析過(guò)程。PCIe抖動(dòng)工作組關(guān)注的一個(gè)首要問(wèn)題是確定一個(gè)恰當的基準時(shí)鐘。為實(shí)現這個(gè)目的，需要考慮基準時(shí)鐘的Tx和Rx PLL及相位插值器的過(guò)濾效果。同時(shí)，為避免對基準時(shí)鐘規格不足，這些PLL的峰值效應也需要考慮。這一過(guò)程分為四個(gè)主要步驟：

1．確定每個(gè)周期累積的相位誤差。串行數據傳輸不像并行數據傳輸那樣關(guān)心時(shí)鐘的Cycle-to-Cycle抖動(dòng)和Period抖動(dòng)，串行數據傳輸更關(guān)心累積相位誤。因此，我們必須首先確定每個(gè)時(shí)鐘周期的累積相位誤差。

2．將離散傅立葉變換(Discrete Fourier Transform，簡(jiǎn)稱(chēng)DFT)用于累積相位誤差數據，從而將時(shí)域的分析轉變到頻域進(jìn)行分析。

3．將系統轉移函數用于累積相位誤差數據的DFT。

4．執行逆DFT，使過(guò)濾后的累積相位誤差數據轉回到時(shí)域內，這便是最終結果。

同時(shí)還要注意，通過(guò)設定系統轉移函數s=jω，可以在復雜的頻域實(shí)現PLL系統的過(guò)濾分析。該分析對連續系統很有用，但由于采用相位檢測器和反饋除法器等數字元件，大多數現代PLL方案不是純粹的模擬系統，因而z域數字分析會(huì )更精確。但是，PCI抖動(dòng)工作組的初步研究表明，受s域分析影響的誤差最小，因此s域分析可用于建模。然而，當基頻低于PLL環(huán)路帶寬10倍時(shí)，s域近似值會(huì )顯著(zhù)背離真值，所以系統設計師在選擇PLL時(shí)必須時(shí)刻謹記這一點(diǎn)。

有關(guān)這一過(guò)程的更多信息和背景資料，請查閱IDT應用筆記《PCIe基準時(shí)鐘要求》。

抖動(dòng)測量技巧

測量方法不當很容易得到兩倍以上于正確方法的抖動(dòng)測量值。這里有一些技巧：

1．從被測器件到示波器都使用屏蔽同軸電纜，并在示波器的輸入端做好恰當的匹配。

2．如果使用高阻抗探頭，可使用低電容探頭和接地夾，而非電線(xiàn)。

3．確保你使用了與樣本量一致的最高采樣率。

4．使示波器屏幕上的縱坐標最大，以便精確地測量電壓。

5．使顯示器、開(kāi)關(guān)式電源和手機遠離被測器件?？尚袝r(shí)使用線(xiàn)性電源。

6．當執行差分測量時(shí)，確保兩條電纜已經(jīng)相互糾偏。