一種高速化和集成化的數據采集系統的設計

隨著(zhù)嵌入式技術(shù)的飛速發(fā)展，對嵌入式系統的應用需求也呈現出不斷增長(cháng)的態(tài)勢，因此，嵌入式技術(shù)也相應地取得了重要的進(jìn)展，系統設備不斷向高速化、集成化、低功耗的方向發(fā)展?，F場(chǎng)可編程門(mén)陣列FPGA經(jīng)過(guò)近20年的發(fā)展，到目前已成為實(shí)現數字系統的主流平臺之一。 FPGA具有單片機和DSP無(wú)法比擬的優(yōu)勢，相對于單片機和DSP工作需要依靠其上運行的軟件進(jìn)行，FPGA全部的控制邏輯是由延時(shí)更小的硬件來(lái)完成的。

　　通用串行總線(xiàn)（USB）是現代數據傳輸的發(fā)展趨勢，是解決計算機與外設連接瓶頸的有效手段，USB2.O版本在原先的版本基礎上實(shí)現許多技術(shù)上的飛躍與進(jìn)步。USB2.0協(xié)議規范有以下主要優(yōu)點(diǎn)：1）速度快，接口的傳輸速度高達480Mh／s，遠大于PCI接口的132 Mb／s的傳輸速度；2）連接簡(jiǎn)單，所有的USB外設利用通用的電纜可簡(jiǎn)單方便地連入PC機中，安裝過(guò)程高度自動(dòng)化；3）支持多設備連接，USB接口支持多個(gè)不同設備采用“級聯(lián)”方式來(lái)連接外設。

　　故為了將數據采集系統設計更加符合高速化和集成化的趨勢，采用了FPGA和USB2.0組合的方案來(lái)進(jìn)行。

　　1 數據采集系統的框架與硬件設計方案

　　系統硬件設計部分中，在完成系統時(shí)鐘源、電源等必要電路的設計基礎上，重點(diǎn)就是完成系統內各個(gè)部件的接口電路的設計，通過(guò)這部分的設計，基本的硬件平臺就建立起來(lái)了。系統部件間的硬件電路接口設計如圖1所示。

圖1 系統部件間的硬件電路接口設計

　　A／D芯片在此選用了德州儀器公司的10位串行接口芯片TLV1572，8管腳的SOIC封裝，它外部較少的管腳不僅能夠很方便地實(shí)現與其他器件連接，而且它體積小，可以節省很多布線(xiàn)資源，如圖2所示。TLV1572的最高采樣速率為1.25 MS／s，其積分非線(xiàn)性誤差I(lǐng)NL±1LSB，可以采用3 V或5 V的供電方式。

圖2 A/D芯片及周邊電路

　　由于大部分USB1.1的芯片都需要微控制器參與數據從端點(diǎn)FIFO到應用環(huán)境的轉移，微控制器在里面扮演了搬運者的角色，那么顯然微控制器本身的工作頻率就極大地限制了數據傳輸帶寬的進(jìn)一步提高，微控制器將成為制約整個(gè)系統速度提高的瓶頸。

　　故在此選用的是Cypress Semiconductor公司的EZ-USBFX2（CY7C68013A）USB2.0芯片，它集成了USB2.0收發(fā)器，串行接口引擎SIE和可編程的外圍接口。該芯片的另一大優(yōu)點(diǎn)就是提供了一種獨特架構，使USB接口和應用環(huán)境直接共享Slave FIFOs，微控制器無(wú)需參與數據傳輸，這樣就極大地提高了系統數據傳輸速率，如圖3所示。

圖3 EZ-USB FX2芯片的內部結構

　　由于FPGA的I／O管腳數目眾多，它在和A／D芯片及USB2.0芯片相連時(shí)，能夠按照優(yōu)化布線(xiàn)資源的方式進(jìn)行PCB布局設計，具體的連接方法在圖1中已經(jīng)給出。

　　2 數據采集系統軟件設計方案

　　FPGA軟件設計方案中采用了自頂向下的設計方法，運用Verilog HDL語(yǔ)言來(lái)設計數字系統，分別完成數字系統內部各個(gè)子模塊的設計。數據采集系統結構及模塊間的連接示意圖如圖4所示。

圖4 數據采集系統結構及模塊間的連接示意圖