多總線(xiàn)融合式通用自動(dòng)測試系統設計
加入技術(shù)交流群
該基本型能夠適應多種測試需求，從以上各方案中可以得出在以此基本型建立自動(dòng)測試系統時(shí)，可加入總線(xiàn)，也可不配置總線(xiàn)建立小型測試系統，基于此基本型建立測試系統方法如圖2所示。本文引用地址：http://dyxdggzs.com/article/195049.htm
1．3 轉接口設計
要實(shí)現PC／104主機與外界的通訊，轉接口的設計是其中非常重要的環(huán)節之一。而在本方案中PC／104總線(xiàn)轉MXI總線(xiàn)接口的設計好壞是關(guān)乎著(zhù)整個(gè)系統能否實(shí)現高速測試的關(guān)鍵。復雜可編程邏輯器件(CPLD)幾乎適用于所有的陣列和各種規模的數字集成電路，它以其編程方便、集成度高、速度快、價(jià)格低等特點(diǎn)越來(lái)越受到設計者的歡迎。轉接口的設計采用CPLD即可完成要求。接口設計方案如圖3所示。
通過(guò)對PC／104總線(xiàn)和所選總線(xiàn)的時(shí)序、信號、地址、數據等方面的需求分析，用CPLD設計接口模塊，實(shí)現總線(xiàn)握手和數據傳輸功能。C-PLD部分電路原理如圖4所示。
PC／104使用的總線(xiàn)資源主要是I／O控制和中斷，具體信號如下：A[0..19]是PC／104的10位地址總線(xiàn)；D[0..7]是PC／104的8位雙向數據總線(xiàn)；IOR，IOW分別是總線(xiàn)I／O端口讀、寫(xiě)信號；AEN是允許DMA控制地址總線(xiàn)、數據總線(xiàn)和讀寫(xiě)命令線(xiàn)進(jìn)行DMA傳輸以及對存儲器和I／O設備的讀寫(xiě)；IOCHRDY是I／O就緒信號，I／O通道就緒為高；SYSCLK是系統時(shí)鐘信號，使系統與外部設備保持同步；IRQ3是中斷信號。PC104部分電路原理如圖5所示。
1)數據傳輸(PC／104→MXI) PC／104需要傳送數據時(shí)，PC／104置位AEN信號，通過(guò)發(fā)送地址與數據總線(xiàn)向CPLD發(fā)送數據，此時(shí)IOW引腳置低電平(有效)。當CPLD接收到正確數據后，驅動(dòng)MXIbus的地址選通信號AS，獲取地址信息后，再驅動(dòng)MXI的數據選通信號DS，置位讀寫(xiě)信號WR取走數據，通過(guò)MXI的應答信號DTACK來(lái)判斷數據是否傳輸完畢，完畢則發(fā)送下一個(gè)數據，MXIbus采用的是地址數據總線(xiàn)復用形式。
2)數據傳輸(MXI→PC／104) 當MXI向CPLD傳送數據時(shí)，置位AS，驅動(dòng)數據選通信號DS，并且WR有效，發(fā)送數據。CPLD收到數據后，通過(guò)IRQ3向PC／104發(fā)送中斷申請，PC／104收到中斷信號后，首先置位AEN，然后IOR變低電平，從CPLD寄存器口地址讀取數據。
評論