一種PC104溫度采集卡的設計
加入技術(shù)交流群
因為分配給每塊采集卡的I/O地址空間有限，所以利用板卡命令寄存器的低8位作為參數數據，高8位作為命令/參數類(lèi)型。為了穩定可靠地鎖存數據，參數寄存器的使能信號由板卡命令寄存器寫(xiě)造中信號延時(shí)兩個(gè)野兔周期得到。參數類(lèi)型是指采樣速率、輸出因子、中斷號。板卡命令寄存器高8位提供的命令有啟動(dòng)（START）、停止、同步（驅動(dòng)AD7711的/sync線(xiàn)）、復位、FIFO清零等命令。
圖2中的粗線(xiàn)表示數據的流向。通道主控器（ChnMaster）與AD7711數字界面接口，負責產(chǎn)生AD7711的所有讀寫(xiě)時(shí)序。一共有12個(gè)通道主控器，可以并行地工作，由通道觸發(fā)電路（ChnTrigger）觸發(fā)和指定串/并工作方式。它將通道操作寄存器給出的并行24位控制字或校準數據（由CtlReg.F1F0決定）轉換成串行數據，由SDATA發(fā)送出去，或者讀取AD7711的數據寄存器和控制/校準寄存器，將串行數據轉換成24位和16位的并行數據。當通道主控器產(chǎn)生Rdy信號時(shí)表示接收完畢，新的數據已經(jīng)獲得。根據通道操作寄存器的24～28位，有全通道和單通道工作方式。
當CH=1時(shí)，為全通道的數據采集并行工作方式。如果板卡命令START有效，可編程時(shí)鐘發(fā)生器（ProgClkGen）則根據采樣速率輸出采樣時(shí)鐘。采樣時(shí)鐘直接或經(jīng)定時(shí)器（Timer）延時(shí)后產(chǎn)生Tpt信號輸入到通道觸發(fā)電路，產(chǎn)生通道使能信號Ena，從而觸發(fā)通道主控器開(kāi)始工作。每個(gè)通道的通道主控器讀取AD7711的數據，當16位數據讀完時(shí)，輸出Rdy信號?？刂品峙淦鳎―irector）接收采樣時(shí)鐘和Rdy信號。當所有通道的Rdy信號都收到時(shí)，輸出通道選擇信號到4～16多路選擇器，依次選通各個(gè)通道的數據，并產(chǎn)生FIFO寫(xiě)控制信號，將每個(gè)通道的數據寫(xiě)入FIFO里。當采樣次數達到輸出因子大小時(shí)，就通過(guò)中斷產(chǎn)生模塊（IntrGen）輸出一個(gè)指定的中斷脈沖。PC104主機接收到中斷后，讀取參數寄存器（0x280）的值，其大小即為輸出數據的個(gè)數?？刂品峙淦鬟€對主機連續讀取數據的/IOR信號進(jìn)行計數，若該次中斷讀取的數據完畢，產(chǎn)生中斷處理結束信號，允許下次對FIFO進(jìn)行寫(xiě)操作。
當CH=0時(shí)，由CH3CH2CH1CH0決定對哪個(gè)通道操作，一般對AD7711讀寫(xiě)控制字和校準字時(shí)使用單通道的操作。當PC104主機寫(xiě)控制寄存器時(shí)，內部產(chǎn)生一個(gè)表示寫(xiě)新控制字完畢的脈沖信號，觸發(fā)通道觸發(fā)電路使之產(chǎn)生一個(gè)通道使能信號Ena，使相應的通道主控器開(kāi)始工作。如果寫(xiě)AD7711控制/校準寄存器，則通道主控器將24位數據鎖存，進(jìn)行并-串轉換發(fā)送出去。如果讀AD7711控制/校準豁口，則通道主控器接收串行數據并轉換成24位并行數據。通道操作寄存器的通道號決定多路選擇器的輸出，將數據鎖存到通道寄存器數據鎖存器（0x284）里。操作完成后，狀態(tài)寄存器的busy位為0，主機就可以從地址0x284讀取到相應AD7711控制/校準寄存器里的數據。
圖2里還包括了內部RAM和對外部串口E2PROM?？梢猿跏蓟疪AM，使CPLD在上電時(shí)就保存有各通道校準參數，但是若修改固化參數，必須重新編譯和對外部配置器件編程，用戶(hù)主機不能修改。若將參數保存在片外的串口E2PROM，則可以對其讀和寫(xiě)，以方便用戶(hù)主機根據實(shí)際情況校準各個(gè)通道，并保存新的校準參數。
2.2 通道主控器的設計
通道主控器的主要結構如圖3所示，包括左移移位寄存器、/RFS和TFS生成模塊、SCLK計數器。發(fā)送時(shí)，內部輸入數據通過(guò)LodSht鎖存，通過(guò)移位從Sdata_o輸出；接收時(shí)，串行數據從Sdata_I輸入，通過(guò)移位得到并行數據（24位）輸出到內部。ClrSht和EnaSht分別是清零和使能信號。
2.3 FIFO和RAM
FIFO提供數據緩沖能力。FLEX10K50QC240能夠提供2880個(gè)邏輯單元、10個(gè)嵌入式陣列塊（EAB），總計20480個(gè)RAM位。根據板卡的要求，最大的輸出因子為32，它所需的最大RAM位為32×12×16=6144。每個(gè)EAB只能配置成256×8bit，深度為384、數據位寬為16的FIFO需要占用4個(gè)EAB。所以FIEX10K50QC240完全可以滿(mǎn)足要求，實(shí)際上它可以實(shí)現最大輸出因子為64所需要的FIFO緩沖。這里使用Altera公司提供的參數化模塊LPM_FIFO來(lái)實(shí)現所需的模塊。它是一個(gè)單時(shí)鐘同步FIFO，支持同時(shí)讀和寫(xiě)。
2.4 控制分配器
控制分配器主要輸出通道選擇信號和FIFO的寫(xiě)控制信號。當條件滿(mǎn)足時(shí)，便輸出從1～12個(gè)FIFO寫(xiě)控制信號。這里休用狀態(tài)機實(shí)現這一過(guò)程。
2．5 可編程時(shí)鐘發(fā)生器
采樣脈沖由10MHz時(shí)鐘計數分頻得到，其頻率由主機寫(xiě)到參數寄存器的參數決定。計數器的預置值與參數存在一一對應關(guān)系。方法一是采用譯碼器，由于輸出的預置值是24位，則邏輯復雜，需占用大量的邏輯單元資源?！ 》椒ǘ鞘褂貌檎冶?，采用三段8位的ROM來(lái)實(shí)現，僅占用若干RAM位，簡(jiǎn)單有效。
通道控制器內部邏輯的原理設計完成后，所有的詳細設計都采用硬件描述語(yǔ)言VHDL實(shí)現，并在MAX+PULSII集成環(huán)境下編譯、模擬、綜合，最后下載到外部配置器件EPC2中。首先規劃好每個(gè)子功能塊的模型，子功能模型可以使用狀態(tài)模型，也可以使用時(shí)序圖進(jìn)程模型來(lái)描繪。其次選擇適當的描述方式編寫(xiě)代碼。編寫(xiě)代碼的方式非常重要，因為VHDL綜合工具將依據設計代碼方式映射成相應的器件邏輯，VHDL代碼的編寫(xiě)方式將直接影響到設計的結果。
本文介紹的PC104溫度采集卡不僅完成了代碼設計和功能仿真驗證，最后還在實(shí)際系統中得到成功應用。結果表明，這款PC104溫度采集卡不僅設計緊湊、功能強大而且非常靈活，很適合用于過(guò)程控制、智能傳感器、便攜式工業(yè)設備、分布式工業(yè)測量等場(chǎng)合。其中通道控制器是采集卡的設計核心，它的詳細設計過(guò)程對其它類(lèi)似的采集卡控制器設計也有一定的借鑒意義。本文引用地址：http://dyxdggzs.com/article/194906.htm
評論