采樣時(shí)鐘抖動(dòng)的原因及其對ADC信噪比的影響與抖動(dòng)時(shí)

　　時(shí)鐘抖動(dòng)的產(chǎn)生機制

　　直接測量時(shí)鐘抖動(dòng)是比較困難的，一般采用間接測量的方法，為此本節首先給出時(shí)鐘抖動(dòng)的產(chǎn)生機制。時(shí)鐘抖動(dòng)是由時(shí)鐘產(chǎn)生電路(一般是基于低相位噪聲壓控振蕩器的鎖相環(huán)路)內部各種噪聲源所引起的，例如熱噪聲(主要是壓控振蕩器輸出信號的熱噪聲基底)、相位噪聲和雜散噪聲等，理論分析表明：當所需產(chǎn)生的頻率較高時(shí)，相位噪聲和雜散噪聲對時(shí)鐘抖動(dòng)的惡化并不明顯。

　　一般來(lái)說(shuō)，VCO輸出級放大器的熱噪聲基底可以看成有限帶寬的高斯白噪聲，其有效帶寬大約為工作頻率的兩倍。當VCO正確地調諧到需要的輸出頻率時(shí)，噪聲基底對抖動(dòng)的影響可以用下面的公式計算：

　　式中f0是振蕩器的中心頻率，f表示相對于中心頻率的偏移，L(f)是在頻率偏移f處的相位噪聲(單位是dBc/Hz)。為了進(jìn)一步改進(jìn)系統的性能，人們往往在VCO的輸出端使用一個(gè)頻率響應類(lèi)似于帶通濾波器的功率匹配網(wǎng)絡(luò )，這對帶寬外的噪聲有一定的衰減作用。這樣，就能夠利用從0 Hz到f0區間內的積分估算最差情況下的噪聲，該范圍以外的噪聲被大大削弱，可以忽略，因為從0到f0范圍內的噪聲基底是平滑的，L(f)可視為常數，于是公式(3)簡(jiǎn)化為：

　　故由噪聲基底引起的邊沿時(shí)鐘抖動(dòng)為：

　　理論上可以認為從鎖相環(huán)路輸出信號的相位噪聲特性同VCO特性基本一致，但實(shí)際的鎖相電路會(huì )引入一定的噪聲，而VCO輸出放大器也會(huì )使產(chǎn)生的時(shí)鐘信號的相位噪聲特性變差。所以在進(jìn)行鎖相環(huán)電路的設計時(shí)，除了選擇具有較低相位噪聲的VCO外，還應選擇具有較低噪聲系數的放大器或時(shí)鐘緩沖器，并盡量將時(shí)鐘產(chǎn)生電路與其它電路分隔開(kāi)來(lái)。

　　基于低相位噪聲VCO的可變采樣時(shí)鐘

　　圖2給出了一個(gè)實(shí)用的基于低相位噪聲VCO的低抖動(dòng)可變采樣時(shí)鐘產(chǎn)生電路。

　　圖2中以MC145170作為時(shí)鐘產(chǎn)生環(huán)路的頻率合成器，選用Mini-Circuits公司的低相位噪聲壓控振蕩器POS-200作為時(shí)鐘產(chǎn)生環(huán)路的VCO，由于POS-200的輸出信號要經(jīng)過(guò)多次分路，所以在其輸出信號作第一次分路后，一路反饋送入MC145170作為輸入調諧信號，另一路則經(jīng)低噪聲放大器放大后輸出，然后再作一次分路，一路作為ADC的采樣時(shí)鐘，另一路則送入DSP作為ADC采樣后數字信號的同步時(shí)鐘。由上面的分析可知，只要設計得當，上述的時(shí)鐘產(chǎn)生電路輸出信號的相位噪聲特性將主要取決于POS-200，POS-200在偏離中心頻率1MHz處的單邊相位噪聲為-150dBc/Hz，在估計鎖相環(huán)電路輸出信號的熱噪聲基底時(shí)可以采用該值，當鎖相環(huán)輸出信號頻率為81.92MHz時(shí)，由公式(5)可以計算出輸出時(shí)鐘信號的抖動(dòng)為：

　　如果使用的ADC為AD9245，參照圖1可以看出：當ADC前端輸入信號頻率低于50MHz時(shí)，AD9245的信噪比將優(yōu)于65dB，輸入信號頻率低于100MHz時(shí)，AD9245的信噪比將優(yōu)于60dB。

　　基于極低相位噪聲溫度補償晶振的非可變采樣時(shí)鐘

　　在確定采樣頻率后，如果并不要求時(shí)鐘產(chǎn)生電路產(chǎn)生的時(shí)鐘可變的話(huà)，就可采用基于溫度補償晶振的時(shí)鐘產(chǎn)生方法。首先由公式(2)根據所需的ADC信噪比確定最大容許的時(shí)鐘抖動(dòng)，然后由公式(5)反推出最大容忍的相位噪聲基底，最后給出不同頻率偏差點(diǎn)上的相位噪聲特性并交由晶振制作工廠(chǎng)定制即可。這是一種最簡(jiǎn)單的時(shí)種產(chǎn)生方法，基本不需要作太多調試，但它只適合固定時(shí)鐘采樣的情況。

　　在利用上述兩種方法產(chǎn)生采樣時(shí)鐘時(shí)，一個(gè)值得注意的地方就是采樣時(shí)鐘電路應盡可能與存在噪聲的數字系統獨立開(kāi)來(lái)，在采樣時(shí)鐘的通路中也不應該有邏輯門(mén)電路，一般來(lái)說(shuō)，一個(gè)邏輯門(mén)將會(huì )產(chǎn)生幾個(gè)皮秒甚至十幾皮秒的定時(shí)抖動(dòng)。在設計時(shí)應該把采樣時(shí)鐘產(chǎn)生電路和系統的數字及模擬部分分離。

　　結語(yǔ)

　　本文首先分析了采樣時(shí)鐘抖動(dòng)對ADC信噪比性能的影響，然后指出產(chǎn)生時(shí)種抖動(dòng)的原因，最后給出了兩種實(shí)用的采樣時(shí)鐘產(chǎn)生方案：基于低相位噪聲VCO的可變采樣時(shí)鐘及基于極低相位噪聲溫度補償晶振的非可變采樣時(shí)鐘的產(chǎn)生方法。