基于SOPC的以太網(wǎng)遠程數據采集系統設計
加入技術(shù)交流群
2．1 數據采集模塊
數據采集模塊包括前端信號調理電路和A／D轉換電路。前端調理主要包括傳感器、調理電路。信號調理主要實(shí)現對模擬信號的緩沖、放大，以獲得ADC所滿(mǎn)足的輸入信號。
本設計采用的A／D轉化器為美國TI公司的ADS8364，ADS8364是高速、低功耗，六通道同步采樣16位并行輸出模數轉換器。采用+5 V工作電壓，當工作頻率為5 MHz時(shí)，其同步采樣為250 kHz，轉換時(shí)間4μs。六路模擬輸入分為3組(A、B和C)，每個(gè)輸入端都有一個(gè)保持信號來(lái)實(shí)現所有通道的同時(shí)采樣與轉換功能，適合于多路采集系統的需要。3個(gè)保持信號(／HOLDA，／HOLDB，／HOLDC)可以啟動(dòng)指定通道的轉換，當3條HOLD線(xiàn)均為低電平時(shí)，6個(gè)模擬輸入同時(shí)被采樣。A0、A1、A2均接高，A／D轉換結果輸出FIFO模式。A／D轉換結束后產(chǎn)生轉換結束信號EOC，產(chǎn)生中斷。在轉換結束后，將數據讀入FPGA的FIFO中。AD8364與FPGA的連接如圖2所示。本文引用地址：http://dyxdggzs.com/article/193837.htm
2．2 網(wǎng)絡(luò )接口模塊
本設計的網(wǎng)絡(luò )芯片采用DAVICOM公司的DM9000A，該芯片具有通用處理器接口、一個(gè)10／100M PHY和4 kbytes的SRAM，是一款低功耗高性能的網(wǎng)絡(luò )控制器。DM9000A支持8位和16位兩種數據接口，本設計采用16位模式。其接口電路原理圖如圖3所示。
2．3 SOPC設計
FPGA硬件設計基于A(yíng)ltera公司的SOPC開(kāi)發(fā)環(huán)境SOPC Builder．Altera公司為SOPC工具提供了眾多的IP核支持，可以直接調用。本設計中AD控制器需要自定制，用Verilog HDL編寫(xiě)控制時(shí)序與接口邏輯，采用摩爾狀態(tài)機來(lái)產(chǎn)生ADS8364的轉換控制信號以及FIFO讀入時(shí)鐘。其控制模塊仿真波形如圖4所示。DM900A控制器使用友晶公司的DE2開(kāi)發(fā)系統中為我們提供了DM900A控制器核。
評論