基于TMS320C6711的中心定位實(shí)時(shí)圖象處理系統

1.1 C6711數字信號處理器

C6711是TI公司的高速浮點(diǎn)DSP芯片，主頻為150MHz，最高能達到900MFLOSP的峰值運算能力，C6711由CPU內核、片內外設和存儲器三大部分組成，處理單元采用高性能、先進(jìn)的VelociTI結構，每時(shí)鐘周期8個(gè)功能單元可并行工作，C6711具有特別適合實(shí)時(shí)圖象處理的特點(diǎn)：

（1）先進(jìn)的VelociTI超常指令字C67XDSP內核；

（2）硬件支持IEEE標準的單精度和雙精度浮點(diǎn)指令；

（3）32位外部存儲器接口（EMIF），提供與同步、異步存儲器的無(wú)縫接口；

（4）兩級緩存結構，其中：程序緩存32Kbit，數據緩存32Kbit，二級緩存512Kbit；

（5）增強型DMA控制器，共16個(gè)獨立通道。

1.2 A/D轉換

由CCD輸出的模擬圖像信號，經(jīng)過(guò)高速A/D將模擬信號轉換為10位數字圖象信號，在FPGA的控制下存入雙口SAM存儲器，供DSP處理使用。

1.3 電源模塊和監控復位電路

C6000系列DSP需要兩種電壓，分別為CPU內核電壓和周邊I/O接口電壓。C6711需要3.3V和1.8V兩種電壓，并且要求兩種電源滿(mǎn)足一定的加電順序。本系統采用兩者同時(shí)加電的方式，根據系統的功耗要求，分別采用芯片TPS54316和TPS54314直接產(chǎn)生3.3V和1.8V兩種電壓，它最大可提供3A的供電電流，電源監控和復位電路采用TI公司的TPS3307-33實(shí)現，它可以同時(shí)監測三個(gè)獨立的電壓3.3V/5V/1.8V，并且被監測的三個(gè)電壓有一個(gè)低于其門(mén)限值時(shí)，就可以保證輸出有效的RESET信號，使DSP復位，當它們的值都高于門(mén)限值時(shí)，RESET信號才變?yōu)楦唠娖健?BR>
1.4 時(shí)鐘模塊和JTAG接口

25MHz的時(shí)鐘信號經(jīng)過(guò)ICS501倍頻后，產(chǎn)生150MHz和100MHz時(shí)鐘信號，經(jīng)三態(tài)門(mén)總線(xiàn)緩沖器74LVTH125輸出后得到CPU工作時(shí)鐘及同步接口所需的工作時(shí)鐘，C6711的7個(gè)JTAG仿真腳TRST、TMS、TDI、TDO、TCK、EMU1和EMU0連接到一個(gè)14腳雙排插頭上，可與仿真器相連，以進(jìn)行系統調試和程序下載。

1.5 外部存儲器設計

C6711訪(fǎng)問(wèn)外部存儲器必須通過(guò)EMIF。EMIF不僅有很高的數據吞吐率，而且還有很強的接口能力，可以與目前所有類(lèi)型的存儲器直接接口，設計采用三種類(lèi)型的存儲器：Flash ROM、雙口RAM和同步動(dòng)態(tài)存儲器SDRAM，Flash ROM是現場(chǎng)可擦除、掉電后可保持數據的存儲器，用來(lái)固化程序和保存掉電后需要保存的數據，雙口RAM用來(lái)存儲一幀圖象數據；SDRAM運行速度快，用存放實(shí)時(shí)運行程序和臨時(shí)數據，本系統Flash ROM采用SST39V040，且配置在CE1空間，雙口RAM采用IDT70V28，且配置在CE2空間，選用HY57V563220作為SDRAM，配置在CE0空間，這樣的配置與引導方式相配合。

1.6 輸出電路

系統根據輸入的圖像，由C6711進(jìn)行處理后得出的一個(gè)衛星姿態(tài)角信息，該姿態(tài)角信息由C6711輸出到PC機的RS-232口，由于通信的信息量少，所以可以利用C6711的多通道緩沖串口McBSP，在不擴展其他硬件的情況下，用實(shí)現異步數據傳輸格式，發(fā)送時(shí)，發(fā)送轉換子程序把每一個(gè)數據位擴展成16位的UART字，并把這些已轉換好的數據塊放入發(fā)送緩沖區，同時(shí)在適當的地方加上起始和終止位（如圖2所示），然后EDMA把數據從發(fā)送緩沖區傳給McBSP，而McBSP幀同步發(fā)生器負責連續的移出這些數據[4]，接收時(shí)，EDMA從McBSP讀入已經(jīng)擴展的數據，并把這些數據寫(xiě)入接收緩沖區，然后再調用壓縮子程序把數據轉換成原來(lái)的字節形式，這種方法的優(yōu)點(diǎn)是硬件接口簡(jiǎn)單，只需增加一個(gè)CMOS電平與RS232電平的電平轉換電路。

2 圖象處理算法的實(shí)現

中心定位圖象處理算法設計以輸入圖像格式320