FPGA+POWER PC架構的實(shí)時(shí)飛行試驗振動(dòng)數據分析系統

引言

在飛行試驗過(guò)程中，飛行試驗安全監控對飛行試驗的安全起著(zhù)至關(guān)重要的作用。飛行試驗本身具有相當的風(fēng)險性，危及飛機和試飛員安全的因素錯綜復雜、涉及面廣，不但包含飛機本身的因素，還包括許多外界條件。由于不安全事件的突發(fā)性，往往使得試飛員、地面指揮員、機務(wù)人員、安全救護員等不能做出及時(shí)響應。

特別是近幾年隨著(zhù)航空技術(shù)的飛速發(fā)展，飛機的結構日趨復雜，其結構強度、可靠性問(wèn)題也日益突出，帶來(lái)的問(wèn)題是飛機故障率增高、維護難度加大。而結構強度問(wèn)題90%是由振動(dòng)導致或與振動(dòng)有關(guān)。振動(dòng)出現異常，其結果輕則引起飛行員情緒緊張影響操作;重則損傷機器部件，減少使用壽命，甚至危及飛行安全。

由于振動(dòng)信號具有采樣率高、數據量大、處理復雜的特點(diǎn)，通過(guò)遙測數據處理系統很難傳輸大量的振動(dòng)參數。近幾年對振動(dòng)信號實(shí)時(shí)監控技術(shù)進(jìn)行了一定的探索和研究，通過(guò)遙測鏈路將機載振動(dòng)數據傳到地面，在地面遙測數據處理站對數據進(jìn)行分析和實(shí)時(shí)監控。由于前期所作的研究受到各種條件的限制，效果不太理想，因此結合某型號試飛測試的需要，在關(guān)鍵技術(shù)攻關(guān)項目中通過(guò)對振動(dòng)信號進(jìn)行機上的實(shí)時(shí)數據分析，將分析結果實(shí)時(shí)發(fā)送至地面監控系統，以減小遙測傳輸帶寬，真正實(shí)現振動(dòng)信號的遙測實(shí)時(shí)監控。

1 國內外所采用的方法分析

縱觀(guān)國外飛機試飛情況，無(wú)論是空客的A380，A330，A400M還是波音787，在試飛過(guò)程中都非常重視振動(dòng)參數的測量，為了使得飛機的各部位振動(dòng)指標滿(mǎn)足設計要求，在飛機設計的時(shí)候就已經(jīng)在地面建設了“地面振動(dòng)測試系統”。而對于試飛驗證階段的振動(dòng)監控更加重視，通過(guò)專(zhuān)用的振動(dòng)、應變實(shí)時(shí)處理系統對所關(guān)心的振動(dòng)點(diǎn)進(jìn)行實(shí)時(shí)監測。我院在研制某型直升機傳動(dòng)系統振動(dòng)試飛實(shí)時(shí)數據處理系統時(shí)，采用軟件技術(shù)對振動(dòng)信號進(jìn)行了分析處理，可以實(shí)時(shí)處理2路振動(dòng)參數，基本解決了該飛機試飛振動(dòng)數據實(shí)時(shí)處理需求，但是由于遙測帶寬的限制，導致還有一部分振動(dòng)參數被取消或降低需求，另外通過(guò)遙測傳輸和軟件處理也存在跳點(diǎn)多、時(shí)間延遲大的問(wèn)題。

2 基于POWER PC+FPGA架構的實(shí)時(shí)分析系統

據估計，在某型運輸機試飛中，振動(dòng)、應變參數將多達數百個(gè)，需要實(shí)時(shí)監控的參數有數十路。按照傳統的技術(shù)和方法，無(wú)法滿(mǎn)足該型號飛機試飛對振動(dòng)信號實(shí)時(shí)處理的要求。針對該型號的試飛需求，在該型號關(guān)鍵技術(shù)攻關(guān)項目中提出了采用嵌入式處理器+FPGA架構來(lái)設計振動(dòng)信號機載實(shí)時(shí)處理單元，在機上實(shí)現實(shí)時(shí)數據的工程量轉換、信號實(shí)時(shí)分析處理及高速存儲，將處理結果重新編碼后送機載測試系統遙測發(fā)送，最終實(shí)現振動(dòng)信號的地面遙測實(shí)時(shí)監控。

2.1 硬件系統設計

2.1.1 硬件工作原理

硬件部分包括機載高采樣實(shí)時(shí)處理單元硬件和地面遙測分析單元硬件，前者主要由嵌入式計算機、FPGA分析單元和系統配置裝置構成，后者是一臺數據分析工作站。嵌入式計算機選用400 MHz處理器芯片，10/100 MBase-T以太網(wǎng)口，配以200萬(wàn)FPGA邏輯門(mén)陣列用于實(shí)現對振動(dòng)信號采集、處理、分析等工作，系統配置裝置采用筆記本電腦通過(guò)網(wǎng)絡(luò )接口完成對機載高采樣實(shí)時(shí)處理單元的系統配置。

振動(dòng)原始信號流由以太網(wǎng)口輸入，嵌入式系統完成振動(dòng)數據流的解包后將數據通過(guò)DMA方式直接傳輸至FPGA實(shí)時(shí)處理芯片，由FPGA模塊完成實(shí)時(shí)在線(xiàn)的振動(dòng)數據分析處理工作：工程量轉換、頻譜分析、時(shí)域統計量計算等，分析處理完后通過(guò)DMA方式傳送至嵌入式計算機的DRAM中，嵌入式計算機完成數據存儲和數據發(fā)送工作。硬件原理示意圖如圖1所示。

圖1　機載高采樣實(shí)時(shí)處理單元硬件原理

2.1.2 接口設計

振動(dòng)信號的信號電纜、供電電源電纜接口設計按符合MIL-C-38999 I系列航空電連接器設計。提供信號電纜的接口、電源接口以及網(wǎng)絡(luò )接口。所有接口以航空電連接器的形式提供。

2.1.3 核心硬件設計

(1)硬件核心邏輯原理結構

系統硬件核心部分由400 MHz處理器芯片，200萬(wàn)門(mén)FPGA芯片及以太網(wǎng)接口芯片及串行通信芯片組成。系統硬件邏輯結構、輸出硬件數據流邏輯原理設計及元件組成如圖2所示。

圖2　系統硬件邏輯原理設計及元件組成示意圖

(2)功能

POWER PC核心CPU，內置VxWorks實(shí)時(shí)操作系統，負責系統網(wǎng)絡(luò )接口、串行通信接口。Xilinx FPGA芯片，完成自定義FFT頻譜分析及實(shí)時(shí)信號分析算法。

2.2 實(shí)時(shí)處理系統軟件設計

機載振動(dòng)數據實(shí)時(shí)處理單元開(kāi)機后，軟件自動(dòng)運行，首先完成系統的自檢，判斷系統的工作狀態(tài)，如果正常則進(jìn)行下一步工作，同時(shí)將設備面板的“工作正常”指示燈閃爍，反之不閃爍。系統正常后，軟件進(jìn)入循環(huán)連續的數據接收、分析處理與存儲程序，同時(shí)處理后的信號發(fā)送至機載數據網(wǎng)絡(luò )。

高采樣實(shí)時(shí)處理單元軟件在實(shí)時(shí)操作系統下運行，使用NI公司的圖形化編程語(yǔ)言L(fǎng)abVIEW RT、高級信號處理包、噪聲振動(dòng)信號處理包和基于賽靈思公司Xilinx ISE FPGA開(kāi)發(fā)模塊編制完成。機載高采樣實(shí)時(shí)處理單元配置軟件全部操作采用圖形化的人機界面，能方便、直接、快速完成機載系統的配置。

機載高采樣實(shí)時(shí)處理單元軟件流程如圖3所示。

圖3機載高采樣實(shí)時(shí)處理單元軟件流程圖

軟件采用模塊化設計的思想，以功能來(lái)劃分各個(gè)不同的子模塊。

2.2.1 實(shí)時(shí)網(wǎng)絡(luò )數據傳輸模塊設計