基于混合信號示波器的混合信號電路設計及調試

對于BGA等特殊封裝形式以及使用FPGA的電路，本身電路可測的管腳不是很多，18個(gè)或20個(gè)通道往往已是不錯，而且FPGA的供應商提供的開(kāi)發(fā)工具，往往引出的管腳也有限，若使用Xilinx公司的芯片，安捷倫FPGA調試儀E5904B配合混合信號示波器使用，可以同時(shí)觀(guān)察FPGA內部節點(diǎn)和外圍信號的互動(dòng)情況。

目前大量使用的數字示波器大都是2通道或4通道，當有大量數字信號需要被調試時(shí)，條件好的工程師會(huì )借助于邏輯分析儀，但孤立地使用邏輯分析儀或數字示波器對混合信號電路的調試效率往往是很低的。如很多時(shí)候，電路中的關(guān)鍵握手活動(dòng)或特定任務(wù)執行的驗證往往牽涉到模擬信號和多路數字信號必須在某個(gè)時(shí)間段按一定時(shí)序出現，因此需要把示波器和邏輯分析儀器同步起來(lái)一起使用。目前的方案有：

1、在邏輯分析系統中允許使用示波器模塊;

2、使用時(shí)間相關(guān)夾具同步兩臺儀器，并讓其中一臺儀器的光標移動(dòng)時(shí)，另一臺儀器的光標也跟著(zhù)移動(dòng)(即光標聯(lián)動(dòng)功能)。

與混合信號示波器方案相比，上述兩個(gè)方案都適合于可將數十路甚至上百路信號測試點(diǎn)都引出來(lái)的電路，優(yōu)點(diǎn)是邏輯分析功能非常完善和強大，可以做反匯編，甚至高級源代碼分析，缺點(diǎn)是只能引出十幾個(gè)被測點(diǎn)的電路，顯然有點(diǎn)大材小用，而且價(jià)格比較昂貴，使用起來(lái)較混合信號示波器復雜。尤其是使用時(shí)間相關(guān)夾具的第二種方案，若想將示波器的數據傳輸到邏輯分析儀的屏幕上和數字通道一起顯示，屏幕刷新率會(huì )很慢，如果示波器每通道有4M采樣點(diǎn)存儲深度，將示波器四個(gè)通道的數據傳遞到邏輯分析儀器上顯示一次可能會(huì )需要1分鐘的時(shí)間。對于上面舉的PCI總線(xiàn)數采插卡的例子，必須將示波器設置成無(wú)限余輝的方式，才能發(fā)現偶發(fā)的時(shí)鐘信號幅值跌落情況。若屏幕刷新率很慢，是難以解決問(wèn)題的，對觀(guān)察DDR SDRAM信號眼圖也是如此。當然，你可以讓兩臺儀器各自顯示各自的波形，這樣不影響示波器的波形刷新率，但觀(guān)察多路混合信號就不太直觀(guān)，而且有的廠(chǎng)家的時(shí)間相關(guān)夾具不支持光標聯(lián)動(dòng)功能，使用起來(lái)就更不方便了。

混合信號示波器是根據模擬和混合信號電路的特征和測試需求研發(fā)出來(lái)的產(chǎn)品，而且其價(jià)格定位是和數字存儲示波器(DSO)同檔次的。在當今電路很多測試點(diǎn)不能被觸及或引出的情況下，邏輯分析儀器沒(méi)有充分用武之地，或者只有購買(mǎi)示波器的經(jīng)費而沒(méi)有邏輯分析儀器經(jīng)費的情況下，此時(shí)混合信號示波器不失為一很好的選擇。