<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > 基于FPGA的通用開(kāi)關(guān)電源控制器硬件模擬開(kāi)發(fā)平臺的

基于FPGA的通用開(kāi)關(guān)電源控制器硬件模擬開(kāi)發(fā)平臺的

作者: 時(shí)間:2008-06-11 來(lái)源:網(wǎng)絡(luò ) 收藏
  隨著(zhù)電力電子技術(shù)的發(fā)展,離線(xiàn)開(kāi)關(guān)電源在人們的日常生活中得到了日益廣泛的應用。在開(kāi)關(guān)電源領(lǐng)域,各大半導體廠(chǎng)商對開(kāi)關(guān)電源控制芯片的競爭也日趨激烈。因此,縮短控制芯片的開(kāi)發(fā)周期及新產(chǎn)品的上市時(shí)間,是提高其競爭力的關(guān)鍵因素。

  在開(kāi)關(guān)電源控制芯片的設計過(guò)程中,軟件仿真是系統方案論證的一個(gè)重要手段。而控制芯片的硬件模擬,因其能夠克服軟件仿真的一些缺點(diǎn),日益受到人們關(guān)注。為此,筆者設計并開(kāi)發(fā)了一套基于硬件模擬平臺。的邏輯電路通過(guò)編程實(shí)現;的模擬電路通過(guò)比較器、放大器等實(shí)現。通過(guò)此平臺對開(kāi)關(guān)電源控制芯片進(jìn)行硬件模擬,直接從硬件對控制器設計的技術(shù)方案進(jìn)行論證確認,提高了控制器設計的可靠性,從而大大縮短其設計周期。

1 通用硬件模擬的組成


  此通用IC控制器硬件模擬主要由兩部分組成:數字電路部分(包括一塊開(kāi)發(fā)板)和模擬電路部分(包括一塊模擬電路板、一塊參考電源板和一塊驅動(dòng)電路板)。此平臺的結構框圖如圖 1所示。


1.1 數字電路部分

  數字電路部分由Memec公司的Spartan-3 LC開(kāi)發(fā)板組成。此開(kāi)發(fā)板基于Xilinx公司的Spartan-3系列FPGA XC3S400,主要包含有:1個(gè)50MHz的時(shí)鐘晶振、1個(gè)RS-232接口、1個(gè)USB 2.0接口、4個(gè)LED、8個(gè)滑動(dòng)開(kāi)關(guān)、2個(gè)按鈕式開(kāi)關(guān)、1個(gè)七段顯示器以及2個(gè)可擴展至109個(gè)用戶(hù)I/O的接口。

  Spartan-3系列FPGA XC3S400采用90nm工藝技術(shù),包含有40萬(wàn)個(gè)系統門(mén)(System gates)、8064個(gè)等效邏輯單元(Equivalent logic cells)、16個(gè)1818專(zhuān)用乘法器、4個(gè)片上時(shí)鐘管理模塊(DCM)以及多達141個(gè)用戶(hù)I/O引腳。

  此開(kāi)發(fā)板提供了強大的可編程數字邏輯功能。通過(guò)對FPGA的編程,可以實(shí)現各種所需的數字邏輯策略,從而可以很好地對PWM控制器的數字邏輯部分進(jìn)行硬件模擬。

1.2 模擬電路部分

  模擬電路部分主要包括以下功能模塊:5V電源模塊、參考電壓模塊、通用加法電路模塊、通用放大電路模塊、通用比較電路模塊、數字軟啟動(dòng)單元模塊、模擬軟啟動(dòng)單元模塊、A/D模塊、驅動(dòng)電路模塊等。

  通過(guò)對這些通用模塊及其他功能模塊的組合,可以實(shí)現對PWM控制器各種模擬電路單元的硬件仿真。

  限于文章篇幅,各個(gè)功能模塊的具體組成將不在此介紹。

2 開(kāi)關(guān)電源控制器硬件模擬的實(shí)現

  通過(guò)對FPGA的邏輯功能編程以及模擬電路功能模塊的組合,可以實(shí)現開(kāi)關(guān)電源PWM控制器各個(gè)功能模塊的硬件模擬,如振蕩器模塊、軟啟動(dòng)模塊、PWM生成模塊以及保護電路模塊等。

2.1 振蕩器模塊的實(shí)現


  振蕩器模塊用來(lái)產(chǎn)生一定頻率的觸發(fā)脈沖,此模塊可以直接由FPGA得到,其原理圖如圖2所示。


  由外部晶振產(chǎn)生的50MHz時(shí)鐘信號經(jīng)過(guò)一次分頻模塊CLKDLL得到20MHz的時(shí)鐘信號,然后再經(jīng)過(guò)一個(gè)可以自由設定參數的二次分頻器,得到所需要的時(shí)鐘頻率信號。其中,一次分頻模塊CLKDLL為Xilinx公司的標準庫函數;二次分頻模塊利用VHDL語(yǔ)言編寫(xiě)邏輯程序予以實(shí)現。

2.2 軟啟動(dòng)模塊的實(shí)現

  為避免開(kāi)關(guān)電源開(kāi)啟時(shí)在輸入端產(chǎn)生過(guò)大的沖擊電流,其控制芯片內部集成有軟啟動(dòng)模塊。軟啟動(dòng)電路有多種實(shí)現方法,利用通用硬件模擬平臺可以模擬出相應的軟啟動(dòng)電路。

2.2.1 模擬式軟啟動(dòng)電路

  此模式的軟啟動(dòng)電路如圖3所示,由上拉電阻RSoft-Start和外加電容Css實(shí)現。當模擬平臺開(kāi)啟時(shí),5V基準源通過(guò)上拉電阻RSoft-Start向Css充電,軟啟動(dòng)時(shí)間由時(shí)間常數決定,TSoft-Start=2τ=2RSoft-StartCss;當模擬平臺關(guān)閉時(shí),由FPGA產(chǎn)生Reset信號,開(kāi)通Qss,使Css放電,以保證下次重新啟動(dòng)模擬平臺時(shí),Css的電壓從零開(kāi)始上升。啟動(dòng)過(guò)程的波形如圖4所示。


2.2.2 數字式軟啟動(dòng)電路

  另一種軟啟動(dòng)模式為數字式軟啟動(dòng)模式。其設計思想是通過(guò)控制三個(gè)開(kāi)關(guān)管的開(kāi)通順序,得到一逐次上升的階梯形電壓VSofts,從而達到軟啟動(dòng)的目的。軟啟動(dòng)的時(shí)間可以通過(guò)切換時(shí)間△t確定,即TSoft-Start=7△t。啟動(dòng)過(guò)程的波形如圖5所示。


2.3 PWM生成模塊的實(shí)現

  此硬件模擬平臺可以實(shí)現電壓型及電流型脈寬調制方式。電流型PWM發(fā)生器的實(shí)現電路如圖6所示,其開(kāi)通信號由時(shí)鐘脈沖觸發(fā);關(guān)斷信號由變壓器原邊電流信號和輸出電壓反饋信號決定。變壓器原邊的電流反饋信號(由采樣電阻經(jīng)CS端得到)放大后,與輸出電壓反饋信號(Reg)比較,當二者電壓信號相等時(shí),PWM比較器翻轉,關(guān)斷PWM輸出脈沖信號。輸出脈沖的最大占空比由CLK信號的占空比決定。


2.4 保護電路模塊的實(shí)現

  為提高系統的可靠性,控制電路需要各種保護功能,如輸入過(guò)壓保護、輸入欠壓保護、開(kāi)環(huán)狀態(tài)保護、過(guò)載保護以及峰值電流限幅保護等。保護功能模塊可以由比較電路實(shí)現。將監測信號(如電源電壓Vcc、輸出電壓反饋信號VFB及電流反饋信號isense等)分別與給定的參考電壓進(jìn)行比較,當被監測信號超過(guò)參考電壓值時(shí),錯誤比較器(Error CMP)將立即翻轉,并通過(guò)錯誤鎖存器(Error Latch)鎖定PWM輸出信號,從而達到保護功能。

3 實(shí)驗驗證及結果分析


  為了驗證此方法的可行性,筆者以Infineon公司的TDA16888 開(kāi)關(guān)電源Demo板為基礎,利用通用硬件模擬平臺模擬控制芯片TDA16888 PWM控制級的功能,并對其部分控制策略進(jìn)行相應的改進(jìn)。TDA16888 PWM控制級的硬件模擬電路如圖6所示。功率電路板為200瓦多路輸出雙晶體管正激變換器,其結構簡(jiǎn)圖如圖7所示。


  圖8和圖9為實(shí)驗波形圖。其中,圖8為軟啟動(dòng)狀態(tài)的波形圖,通道1為CoolMOS門(mén)驅動(dòng)信號,通道2為軟啟動(dòng)電壓VSoftStart,通道3為反饋電壓Vrge,通道4為放大后的電流反饋信號Vrmp。從此波形可以看出,軟啟動(dòng)過(guò)程大約為90ms。


  圖9為正常工作狀態(tài)的波形圖,通道1至通道4的信號與圖9相同。從此波形可以看出,門(mén)驅動(dòng)信號的下降沿由反饋電壓Vreg和放大后的電流反饋信號Vrmp決定;其上升沿由固定頻率的時(shí)鐘脈沖決定。

  實(shí)驗證明,此硬件模擬可以很好地模擬電流型PWM控制器。

  針對開(kāi)關(guān)電源控制器開(kāi)發(fā)過(guò)程中軟件仿真的不足,本文提出并設計了一套基于FPGA的通用IC控制器硬件模擬開(kāi)發(fā)平臺。此平臺充分利用FPGA的通用性和靈活性,在IC開(kāi)發(fā)過(guò)程中對其進(jìn)行硬件模擬,直接從硬件對技術(shù)方案進(jìn)行論證,大大提高了IC控制器的開(kāi)發(fā)周期。實(shí)驗結果表明,此方案確實(shí)可行,并具有廣泛的實(shí)用價(jià)值。

參考文獻

1 Memec Design.Memec Spartan-3 LC User′s Guide,V2.0.Memec Design,2004;(6)
2 Xilinx.Spartan-3 FPGA Family:Complete Data Sheet,V1.6.Xilinx,January 17,2005
3 Xilinx.Libraries Guide ISE6.3i.February 25,2003
4 Infineon Technologies.TDA16888 Data Sheet.Infineon Tech-nologies AG,February 28,2000
5 Infineon Technologies.TDA16888 Application Note:200W SMPS Demonstration Board II.Infineon Technologies AG,V1.0.September,2004



評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>