利用Cadence PCB SI分析特性阻抗變化因素

4.1.2　用圖表表示介電質(zhì)的厚度D1和特性阻抗Z0的關(guān)系

　　介電質(zhì)厚度D1在0.05～0.15mm范圍內，以0.01mm間隔使之變化了11點(diǎn)的時(shí)候，特性阻抗Z0的變化。

　　從這個(gè)圖表可以看出，介電質(zhì)厚度D1變大，特性阻抗Z0變大。因為參考面與導體的距離變大，導體和參考面間的電容C變小。

4.1.3　用圖表表示讓導線(xiàn)的厚度T和跟特性阻抗Z0的關(guān)系

　　導線(xiàn)的厚度T在0.03～0.04mm范圍內，以0.001mm間隔變化了11點(diǎn)的時(shí)候，特性阻抗Z0的變化。

　　從這個(gè)圖表可以看出，導線(xiàn)的厚度T變大，特性阻抗Z0一點(diǎn)點(diǎn)變小。導線(xiàn)的厚度T變大的話(huà)，與導體間的電容C和導體的電感L也變大，不過(guò)，對特性阻抗Z0的影響因為是電容C變大。

4.1.4　用圖表表示跟介電常數ε1和特性阻抗Z0的關(guān)系

　　介電常數ε1在3.5～4.5范圍內，以0.1間隔變化了11點(diǎn)的時(shí)候，特性阻抗Z0的變化。

　　從這個(gè)圖表可以看出，介電常數ε1變大，特性阻抗Z0變小。因為介電常數ε1變大，導體和參考面間的電容C變大。

4.1.5　用圖表表示介電常數ε2和特性阻抗Z0的關(guān)系

　　介電常數ε2在1～5范圍內，以0.5間隔變化了11點(diǎn)的時(shí)候，特性阻抗Z0的變化。

　　從這個(gè)圖表可以看出，介電常數ε2變大，特性阻抗Z0變小。因為介電常數ε2變大，導體和參考面間的電容C變大。

4.2　差分阻抗和各參數的關(guān)系

　　下圖作為標準的層構成的時(shí)候，計算只做一個(gè)參數變化的時(shí)候，差分阻抗的變化。

4.2.1　線(xiàn)間距S和差動(dòng)阻抗Zdiff的關(guān)系

　　線(xiàn)間距S在0.12～0.22mm范圍內，以0.01mm間隔變化了11點(diǎn)的時(shí)候，差分阻抗Zdiff的變化。

　　從這個(gè)圖表可以，線(xiàn)間距S變大，差分阻抗Zdiff變大。因為線(xiàn)間距S變大，差分線(xiàn)路間的電容C變小。

4.2.2、導線(xiàn)的厚度T和跟差分阻抗Zdiff的關(guān)系

　　導線(xiàn)的厚度T在0.03～0.04mm范圍內，以0.001mm間隔變化了11點(diǎn)的時(shí)候，差分阻抗Zdiff的變化。

　　從這個(gè)圖表可以看出，導線(xiàn)的厚度T變大，差分阻抗Zdiff變小。導線(xiàn)的厚度T變大，導體與參考面間和差分線(xiàn)路間的電容C及導體的電感L也變大，對差分阻抗Zdiff的影響是因為是導體和參考面間和差分線(xiàn)路間的電容C變大。同時(shí)，與單線(xiàn)比的話(huà)，差分線(xiàn)路間產(chǎn)生的電容，也使差分阻抗Zdiff也變大。

4.2.3　介電常數ε2和差分阻抗Zdiff的關(guān)系

　　介電常數ε2在1～5范圍內，以0.5間隔使之變化了11點(diǎn)的時(shí)候，差分阻抗Zdiff的變化。

　　從這個(gè)圖表可以看出，介電常數ε2變大，差分阻抗Zdiff變小。因為介電常數ε2變大，導體與參考面間和差分線(xiàn)路間的電容C變大。同時(shí)，與單線(xiàn)比的話(huà)，差分線(xiàn)路間上產(chǎn)生的電容，也使差分阻抗Zdiff變大。