利用Cadence PCB SI分析特性阻抗變化因素

　　(如果想指定差分阻抗的，設定DiffZ0，調節線(xiàn)寬和spacing。)

　　D 參考1 D

　　層結構計算過(guò)阻抗之后，可以通過(guò)PCB Editor菜單的File >Export >Techfile技術(shù)文件進(jìn)行保存，再利用。根據這個(gè)，可以通過(guò)程序庫管理本公司阻抗設計的經(jīng)驗技術(shù)。

3.2　在Electrical Constraints中計算阻抗

　　PCB Editor菜單的Setup >Constraint單擊Electrical constraint sets按鈕，選擇DiffPair Valuetab，并且單擊Calculator按鈕。

　　能用上述方法計算差動(dòng)阻抗時(shí)，層結構Layout Cross Section是已經(jīng)設定，不能修改的。

3.3　在View Trace Model Parameters中計算阻抗

　　SigXplorer菜單的Edit >Add Part，Model Type Filter選擇Interconnect，選擇想使用的傳送線(xiàn)路模型，界面配置。

　　1.以SigXplorer畫(huà)面的參數界面，設定層構成和材料屬性，線(xiàn)寬和線(xiàn)距。

　　2.以SigXplorer畫(huà)面的參數界面，在對象模型的地方進(jìn)行單擊右鍵，選擇View Trace Parameters。

　　3.在View Trace Model Parameters界面內，Field Solution Results內Field solver cutoff frequency設定10GHz，Matrix設定Impedance，特性阻抗以矩陣形式被表示。(如果想使之表示差分阻抗的情況， Matrix設定Diff Impedance。)

　　D 參考2 D

　　如果在范圍內設定了分步或復數的價(jià)值，View Trace Model Parameters的Parameter Values會(huì )以列表的方式列出所有的數據。

　　D 參考3 D

　　Field Solution Results欄，能表示以下的結果。
? Capacitance
? Die. Conductance
? Inductance
? Linear Resistance
? Modal Velocity
? Admittance
? Impedance
? Diff Impedance
? Near-End Coupling
? Modal Delay
　　在Capacitance/ Die. Conductance/ Inductance/ Linear Resistance中，能夠設定頻率。

4、各參數和特性阻抗Z0的關(guān)系

　　本項，使用「在3.3 View Trace Model Parameters的阻抗計算」介紹的功能，確認各參數和特性阻抗Z0的關(guān)系。

4.1　計算單線(xiàn)的特性阻抗Z0

　　Z0和各參數的關(guān)系如下圖，研究只變化一個(gè)參數的時(shí)候，特性阻抗Z0的變化。

　　
4.1.1　用圖表表示在線(xiàn)寬W和讓特性阻抗Z0的關(guān)系

　　線(xiàn)寬W在0.13～0.23mm范圍內，以0.01mm間隔變化了11點(diǎn)的時(shí)候，特性阻抗Z0的變化。

　　從這個(gè)圖表可以看出，線(xiàn)寬W變大，特性阻抗變小。線(xiàn)寬W變大的話(huà)，導體與參考面之間的電容C和導體的電感L也變大，不過(guò)，對特性阻抗Z0的影響是因為電容C變大。默認的電容C和電感L的價(jià)值?！鸽娙軨 =110.2pF, 電感L=286nH」