基于PLD的納秒級脈沖發(fā)生器
1 基本原理
本文引用地址:http://dyxdggzs.com/article/192124.htm設計采用的XILINX公司的復雜可編程邏輯器件(CPLD)幾乎可適用于所有的門(mén)陣列和各種規模的數字集成電路,他以其編程方便、集成度高、速度快、價(jià)格低等特點(diǎn)越來(lái)越受到設計者的歡迎。選用的CPLD為XILINX公司的XC9572XL,屬于XC9500系列,是目前業(yè)界速度較快的高集成度可編程邏輯器件。
CPLD開(kāi)發(fā)軟件用ISE 6.0+ModelSim 5.7SE,該軟件是一個(gè)完全集成化、易學(xué)易用的可編程邏輯設計環(huán)境,并且廣泛支持各種硬件描述語(yǔ)言。他還具有與結構無(wú)關(guān)性、多平臺運行、豐富的設計庫和模塊化的工具等許多功能特點(diǎn)。
CPLD主程序流程圖如圖1所示,時(shí)針信號是整個(gè)程序的關(guān)鍵,通過(guò)時(shí)鐘對各個(gè)模塊進(jìn)行精確控制,實(shí)現基本功能。時(shí)鐘信號的精準度決定了輸出脈沖信號的精準度。時(shí)鐘源采用了4腳晶振,可以輸出一個(gè)穩定的時(shí)鐘信號。CPLD內部電路資源分配如圖2所示。
![]() |
時(shí)鐘信號和復位信號作為輸入信號,控制脈沖信號的輸出。系統分4個(gè)模塊,包括計數器、鎖存器、觸發(fā)器和數據輸出模塊。時(shí)鐘信號和復位信號分別加在計數器和觸發(fā)器上,計數器計數通過(guò)鎖存,在時(shí)鐘信號作用下同步觸發(fā)輸出信號。當復位信號到來(lái)時(shí),計數器重新清零計數。
![]() |
當時(shí)鐘的上升沿到來(lái)時(shí)對高頻時(shí)鐘進(jìn)行計數,CPLD內部建立一個(gè)5位計數器,計數器滿(mǎn)后自動(dòng)重置為0,輸出端把計數器的各位進(jìn)行輸出,計數器滿(mǎn)后也輸出一個(gè)高電平。第一級輸出端一共有7個(gè),可以實(shí)現對時(shí)鐘的2,4,8,16,32,64分頻以及單脈沖輸出。在CPLD內部再建立一個(gè)3位計數器,對前級4分頻信號再做計數,調節占空比,控制脈沖輸出,同時(shí)對一級分頻信號進(jìn)行相與輸出。設置一個(gè)復位端,當高電平時(shí)候,對電路進(jìn)行復位,計數器重新開(kāi)始工作。通過(guò)復位端可以很好地控制脈沖輸出,并且輸出信號脈沖寬度在不同的分頻接口可以得到不同的脈沖寬度信號,也可以通過(guò)修改程序實(shí)現脈沖寬度的改變。CPLD外圍硬件電路包括了電源、晶振、輸出端口、指示燈,如圖3所示。
相關(guān)推薦技術(shù)專(zhuān)區
|
評論