<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > 基于PLD的納秒級脈沖發(fā)生器

基于PLD的納秒級脈沖發(fā)生器

作者: 時(shí)間:2009-03-20 來(lái)源:網(wǎng)絡(luò ) 收藏
隨著(zhù)電子技術(shù)的迅速發(fā)展,高速信號觸發(fā)源已經(jīng)廣泛應用于通訊、雷達等各種電子系統的測試和精確控制中。這就要求有一個(gè)穩定性好、納秒上升沿、可控的。但是,國內至今還沒(méi)有合乎這些要求的商用。即使在國際上普遍使用的加拿大生產(chǎn)的AVI-N型也存在著(zhù)幅度小、重復率低、易損壞等缺點(diǎn)。針對此現狀,設計一款高速脈沖信號發(fā)生器是非常有意義的??删幊踢壿嬈骷?)經(jīng)歷了PAL,GAL,C和FPGA幾個(gè)發(fā)展階段,技術(shù)日趨成熟。采用VHDL語(yǔ)言對進(jìn)行編程設計具有更改靈活、調試方便、操作性強、系統可靠性高等眾多優(yōu)點(diǎn),并有利于硬件設計的保護,防止他人對電路的分析、仿照。因此,利用PLD器件為核心構造高速脈沖信號發(fā)生器是一種有效的方法。

1 基本原理

本文引用地址:http://dyxdggzs.com/article/192124.htm

設計采用的XILINX公司的復雜可編程邏輯器件(CPLD)幾乎可適用于所有的門(mén)陣列和各種規模的數字集成電路,他以其編程方便、集成度高、速度快、價(jià)格低等特點(diǎn)越來(lái)越受到設計者的歡迎。選用的CPLD為XILINX公司的XC9572XL,屬于XC9500系列,是目前業(yè)界速度較快的高集成度可編程邏輯器件。

CPLD開(kāi)發(fā)軟件用ISE 6.0+ModelSim 5.7SE,該軟件是一個(gè)完全集成化、易學(xué)易用的可編程邏輯設計環(huán)境,并且廣泛支持各種硬件描述語(yǔ)言。他還具有與結構無(wú)關(guān)性、多平臺運行、豐富的設計庫和模塊化的工具等許多功能特點(diǎn)。

CPLD主程序流程圖如圖1所示,時(shí)針信號是整個(gè)程序的關(guān)鍵,通過(guò)時(shí)鐘對各個(gè)模塊進(jìn)行精確控制,實(shí)現基本功能。時(shí)鐘信號的精準度決定了輸出脈沖信號的精準度。時(shí)鐘源采用了4腳晶振,可以輸出一個(gè)穩定的時(shí)鐘信號。CPLD內部電路資源分配如圖2所示。


時(shí)鐘信號和復位信號作為輸入信號,控制脈沖信號的輸出。系統分4個(gè)模塊,包括計數器、鎖存器、觸發(fā)器和數據輸出模塊。時(shí)鐘信號和復位信號分別加在計數器和觸發(fā)器上,計數器計數通過(guò)鎖存,在時(shí)鐘信號作用下同步觸發(fā)輸出信號。當復位信號到來(lái)時(shí),計數器重新清零計數。

當時(shí)鐘的上升沿到來(lái)時(shí)對高頻時(shí)鐘進(jìn)行計數,CPLD內部建立一個(gè)5位計數器,計數器滿(mǎn)后自動(dòng)重置為0,輸出端把計數器的各位進(jìn)行輸出,計數器滿(mǎn)后也輸出一個(gè)高電平。第一級輸出端一共有7個(gè),可以實(shí)現對時(shí)鐘的2,4,8,16,32,64分頻以及單脈沖輸出。在CPLD內部再建立一個(gè)3位計數器,對前級4分頻信號再做計數,調節占空比,控制脈沖輸出,同時(shí)對一級分頻信號進(jìn)行相與輸出。設置一個(gè)復位端,當高電平時(shí)候,對電路進(jìn)行復位,計數器重新開(kāi)始工作。通過(guò)復位端可以很好地控制脈沖輸出,并且輸出信號脈沖寬度在不同的分頻接口可以得到不同的脈沖寬度信號,也可以通過(guò)修改程序實(shí)現脈沖寬度的改變。CPLD外圍硬件電路包括了電源、晶振、輸出端口、指示燈,如圖3所示。


上一頁(yè) 1 2 3 下一頁(yè)

關(guān)鍵詞: PLD 脈沖發(fā)生器

評論


相關(guān)推薦

技術(shù)專(zhuān)區

国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>