基于PLD的納秒級脈沖發(fā)生器

本設計選用的外部計數時(shí)鐘頻率為100 MHz，因此所產(chǎn)生脈沖的周期最小是10 ns，脈寬調節最小為5 ns，調節步長(cháng)為5 ns。該脈沖發(fā)生器可以實(shí)現多路輸出，脈沖輸出共有9路，其中1路可以實(shí)現單脈沖輸出，其余8路可以輸出不同脈寬的納秒級脈沖。若要提高脈沖發(fā)生器的精度，應提高計數時(shí)鐘的頻率。同時(shí)選用速度等級更高的PLD。若要增加脈沖周期及脈寬的可調范圍，則應選用容量更大的PLD。

2 仿真驗證

仿真是驗證設計的一個(gè)重要環(huán)節，如果仿真沒(méi)有通過(guò)，設計就必須重來(lái)，以便硬件調試的勝利通過(guò)。在ISE中，建立仿真文件并調用ModelSim 6.0對設計進(jìn)行行為仿真。在第2個(gè)脈沖到來(lái)時(shí)進(jìn)行計數器置零，開(kāi)始計數，對每個(gè)輸出端口的波形都進(jìn)行仿真測試。從仿真波形中可以預測出，可編程器件成功地對脈沖進(jìn)行控制，然后分頻輸出，達到預定的要求。

行為仿真只是對VHDL語(yǔ)言進(jìn)行邏輯綜合后仿真，布局布線(xiàn)后仿真則是在具體器件和硬件資源分配后，利用從布局布線(xiàn)中提取的一些信息，其中包括了目標器件及互連線(xiàn)的時(shí)延、電阻、電容等信息，并考慮走線(xiàn)之間的相互影響后產(chǎn)生的仿真波形。圖4是布局布線(xiàn)后仿真圖，可以看到在CLR信號有效開(kāi)始，輸出端經(jīng)過(guò)4個(gè)周期的延遲后才響應到有效的復位信號，這個(gè)說(shuō)明器件延時(shí)加上互連線(xiàn)延時(shí)為4個(gè)周期，但是這并不影響設計輸出脈沖的質(zhì)量，在其他電子設計中卻要考慮到這個(gè)延遲。

3 試驗結果

做好電路版，調試程序成功后，用型號為T(mén)ektronixTDS210示波器測出兩個(gè)端口的輸出波形如圖5和圖6所示。圖5中波形幅度為3.98 V，峰峰值為4.98 V，脈沖寬度為37.8 ns，上升沿為16.7 ns；圖6波形幅度為1.53 V，峰峰值為2.51 V，脈沖寬度為19.8 ns，上升沿為9.7 ns。在示波器中顯示，得到納秒脈沖信號非常穩定，可以作為一個(gè)穩定的納秒信號源。每個(gè)脈沖過(guò)后都有一個(gè)小的負脈沖，并且上升沿和下降沿并沒(méi)有像仿真時(shí)短，主要原因是：一是仿真在一個(gè)相對理想的條件下進(jìn)行的，對器件資源在電路中的實(shí)際體積忽略；二是芯片的微加工制造工藝不精確，寄生電容電阻的大小沒(méi)有精確計算，可以在輸出端加電容接地減小過(guò)脈沖。

上一頁(yè) 1 2 3 下一頁(yè) 關(guān)鍵詞： PLD 脈沖發(fā)生器 評論 我來(lái)說(shuō)兩句…… 驗證碼： 相關(guān)推薦 中繼器單音脈沖發(fā)生器 設計方案 電子電路圖，脈沖發(fā)生器 | 2012-08-02 PLC編程實(shí)例｜4個(gè)基本控制電路設計方法，教你吃透控制原理 工控自動(dòng)化 PLD 電路設計 | 2024-04-25 PROTEL 99 SE特性手冊 資源下載 Protel PCB 原理圖 PLD 仿真庫 | 2007-12-29 基于FPGA的USB側音測距信號發(fā)生器設計 嵌入式系統 PLD USB 測距 D/A FPGA | 2017-06-06 PLD和FPGA有什么區別與聯(lián)系？PLD高速通訊USB轉移技術(shù)分析 嵌入式系統 pld usb 單片機 | 2017-10-11 意法半導體加強在超聲波市場(chǎng)布局，推出16通道高性能脈沖發(fā)生器 EEPW | 2018-08-14 LED脈沖發(fā)生器 設計方案 LED 脈沖發(fā)生器 | 2012-07-23 LED發(fā)聲輸出脈沖發(fā)生器 設計方案 LED發(fā)聲輸出 脈沖發(fā)生器 | 2012-07-23 用邏輯簡(jiǎn)化單片機上的復雜功能 MCU 可配置 邏輯 PLD 201809 | 2018-08-27 閘門(mén)脈沖發(fā)生器電路圖 設計方案 脈沖發(fā)生器 NE555 | 2012-10-24 mcu,DSP,PLD/EDA的介紹/比較/分析 嵌入式系統 單片機(Single-chipMicrocomputer);數字信號處理(DSP);可編程邏輯器件(PLD)/電子設計自動(dòng)化(EDA) | 2017-06-06 FPGA開(kāi)發(fā)板快速教程（二） 嵌入式系統 基本教程 PLD FPGA 可編程邏輯 | 2017-06-06 分布式PLD解決方案可降低服務(wù)器成本并提升靈活性 嵌入式系統 萊迪思 PLD | 2017-09-05 一款簡(jiǎn)潔的高壓脈沖發(fā)生器電路 明月風(fēng) | 2020-02-22 是德科技手持分析儀新增脈沖發(fā)生器選件 測試測量 是德科技 手持分析儀 脈沖發(fā)生器 | 2024-05-15 5分鐘學(xué)會(huì )使用CPLD 資源下載 xilinx pld 可編程邏輯器件 與門(mén) 或門(mén) | 2008-01-03 可編程邏輯器件設計技巧 嵌入式系統 可編程邏輯器件 設計技巧 FPGA PLD | 2017-06-06 單片機和PLD有什么聯(lián)系與區別，PLD入門(mén)須知的幾點(diǎn)小常識！ 嵌入式系統 pld 單片機 eda | 2017-10-11 精密秒脈沖發(fā)生器電路 資源下載 脈沖 脈沖發(fā)生器 電路 精密秒 | 2007-12-26 PLDFPGA結構與原理初步.pdf zxopenljx | 2020-12-29 CPLD技術(shù)及其應用 資源下載 altera pld 可編程邏輯器件 與門(mén) 或門(mén) | 2008-01-05 PLD入門(mén)教材 資源下載 altera pld 可編程邏輯器件 與門(mén) 或門(mén) | 2008-01-02 專(zhuān)門(mén)寫(xiě)給電子專(zhuān)業(yè)學(xué)生的學(xué)習方法 renazan2000 | 2013-12-27 高壓脈沖發(fā)生器等效電路 設計方案 電子電路圖，高壓 脈沖發(fā)生器 等效電路 | 2012-07-30 上一篇：Microblaze與片內邏輯分析工具Chipscopepro 下一篇：電源完整性分析應對高端PCB系統設計挑戰 技術(shù)專(zhuān)區 FPGA DSP MCU 示波器 步進(jìn)電機 Zigbee LabVIEW Arduino RFID NFC STM32 Protel GPS MSP430 Multisim 濾波器 CAN總線(xiàn) 開(kāi)關(guān)電源 單片機 PCB USB ARM CPLD 連接器 MEMS CMOS MIPS EMC EDA ROM 陀螺儀 VHDL 比較器 Verilog 穩壓電源 RAM AVR 傳感器 可控硅 IGBT 嵌入式開(kāi)發(fā) 逆變器 Quartus RS-232 Cyclone 電位器 電機控制 藍牙 PLC PWM 汽車(chē)電子 轉換器 電源管理 信號放大器 關(guān)閉 国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放 <dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>