階高密度雙極性信號編譯碼的建模與仿真

數字基帶信號的傳輸是數字通信系統的重要組成部分之一。在數字通信中，有些場(chǎng)合可不經(jīng)過(guò)載波調制和解調過(guò)程，而對基帶信號進(jìn)行直接傳輸。采用AMI碼的傳號交替反轉，有可能出現四連零現象，不利于接收端的定時(shí)信號提取。而三階高密度雙極性碼因具有無(wú)直流成份，低頻成份少和連O個(gè)數最多不超過(guò)3個(gè)等明顯的優(yōu)點(diǎn)，對定時(shí)信號的恢復十分有利，成為CCITT協(xié)會(huì )推薦使用的基帶傳輸碼型之一。本文使用硬件描述語(yǔ)言對數字通信系統中的三階高密度雙極性碼的編譯碼進(jìn)行實(shí)用設計。

1 三階高密度雙極性碼的編、譯碼規則
1．1 三階高密度雙極性碼的編碼規則
三階高密度雙極性碼是AMI碼的改進(jìn)型，稱(chēng)為三階高密度雙極性碼，它克服了AMI碼的長(cháng)連O串現象。
其編碼規則為先檢查消息代碼(二進(jìn)制)的連O串情況，當沒(méi)有4個(gè)或4個(gè)以上連0串時(shí)，則這時(shí)按照AMI碼的編碼規則對消息代碼進(jìn)行編碼；當出現4個(gè)或4個(gè)以上連O串時(shí)，則將每4個(gè)連0小段的第4個(gè)0變換成與前一非0符號(+1或一1)同極性的V符號，且必須保證相鄰V符號應極性交替(即+l記為+V，一1記為一V)；檢查相鄰V符號問(wèn)的非O符號的個(gè)數是否為偶數，若為偶數，則再將當前的V符號的前一非0符號后的第1個(gè)0變?yōu)?B或一B符號，且B的極性與前一非O符號的極性相反，并使后面的非0符號從V符號開(kāi)始再交替變化。
1．2 三階高密度雙極性碼的譯碼
三階高密度雙極性碼的譯碼是編碼的逆過(guò)程，其譯碼相對于編碼較簡(jiǎn)單。從其編碼原理可知，每一個(gè)破壞符號V總是與前一非O符號同極性，因此，從收到的三階高密度雙極性碼序列中，容易識別V符號，同時(shí)也肯定V符號及其前面的3個(gè)符號必是連O符號，于是可恢復成4個(gè)連0碼，然后再將所有的一1變成+1后便得到原消息代碼。

2 三階高密度雙極性編碼的建模
三階高密度雙極性碼的建模思想：在消息代碼的基礎上，依據三階高密度雙極性編碼規則進(jìn)行插入“V”符號和插入“B”符號的操作，且用2位二進(jìn)制代碼分別表示。最后完成單極性信號變成雙極性信號的轉換，其編碼器模型如圖1所示。

2．1 插“V”模塊的實(shí)現
插“V”模塊是對消息代碼里的四連0串的檢測，即當出現四個(gè)連O串的時(shí)候，把第四個(gè)“0”變換成為符號“V”，用“11”標識，“1”用“01”標識，“O”用“00”標識，其模型如圖2所示。

2．2 插“B”模塊的實(shí)現
建模思路是當相鄰“V”符號之間有偶數個(gè)非0符號的時(shí)候，把后一小段的第1個(gè)“O”變換成一個(gè)“B”符號。在此用一個(gè)4位的移位寄存器實(shí)現延遲作用，經(jīng)插“V”處理過(guò)的碼元，在同步時(shí)鐘的作用下，同時(shí)進(jìn)行是否插“B”的判決，等到碼元從移位寄存器里出來(lái)的時(shí)候，就可以決定是應該變換成“B”符號，還是照原碼輸出。輸出端用“11”表示符號“V”，“01”表示“1”碼，“00”表示“O”碼，“10”表示符號“B”，其模型如圖3所示。

2．3 單極性變雙極性的實(shí)現
根據編碼規則，“B”符號的極性與前一非零符號相反，“V”極性符號與前一非零符號一致。因此將“V”單獨拿出來(lái)進(jìn)行極性變換(由前面已知“V”已經(jīng)由“11”標識，相鄰“V”的極性是正負交替的)，余下的“1”和“B”看成一體進(jìn)行正負交替，這樣就完成了三階高密度雙極性的編碼。
因為經(jīng)過(guò)插“B”模塊后，“V”，“B”，“1”已經(jīng)分別用雙相碼“11”，“10”，“01”標識，“O”用“00”標識。而在實(shí)際應用中，CPLD或FPGA端口輸出電壓只有正極性電壓，在波形仿真中也只有“+1”和“O”，而無(wú)法識別“一1”。所以要得到所需要三階高密度雙極性編碼的結果，需定義的“00，“01”，“10”來(lái)分別表示“0”，“一1”，“+1”。將插“B”模塊后輸出的“OO”，“01”，“10”，“1l”組合轉換為“00”，“01”，“10”組合表示，再通過(guò)“00”，“01”，“10”控制四選一數字開(kāi)關(guān)的地址來(lái)選擇輸出通道，就可以實(shí)現O，一E，+E。在此本文用CC4052的一組通道作為四選一數字開(kāi)關(guān)，將CPLD或FPGA目標芯片的標識性輸出轉換成雙極性信號，最終實(shí)現三階高密度雙極性非歸零編碼。CC4052接線(xiàn)如圖4所示，實(shí)現地址控制器的模型如圖5所示。