階高密度雙極性信號編譯碼的建模與仿真

4 三階高密度雙極性編碼的仿真
在此以四連“O”的可能情況進(jìn)行如表1的多“0”消息代碼進(jìn)行分析，利用EDA工具對硬件描述語(yǔ)言源程序進(jìn)行編譯、適配、優(yōu)化、邏輯綜合與仿真，其仿真結果達到了編碼要求，仿真圖如圖10所示。將三階高密度雙極性編碼硬件描述下載到CPLD或FPGA目標芯片中，連接好CC4052進(jìn)行實(shí)際應用測試，用示波器測得編碼波形如圖ll所示，完成了實(shí)際轉換需求。

6 結語(yǔ)
將基于硬件描述語(yǔ)言的三階高密度雙極性編譯碼IP核實(shí)現在光通信等系統中，能滿(mǎn)足實(shí)際上測試的需要。且運用基于硬件描述語(yǔ)言的可編程芯片開(kāi)發(fā)技術(shù)，將信號處理的相關(guān)電路進(jìn)行硬件描述，用CPLD／FPGA技術(shù)實(shí)現數字通信系統，不僅可以通過(guò)芯片設計實(shí)現多種數字邏輯功能，且由于管腳定義的靈活性，提高了工作效率，極大地減少了電路設計的時(shí)間和可能發(fā)生的錯誤，降低了開(kāi)發(fā)成本。