VHDL實(shí)現PCM碼解調程序模塊設計

1 引言

　　脈沖編碼調制(Pulse Code Modulation，簡(jiǎn)稱(chēng)PCM)是一種概念簡(jiǎn)單、理論完善的編碼系統，其最大特征是把連續的輸入信號變換成在時(shí)間和振幅上都是離散量，然后再變換為代碼傳輸。信息為數字信號，在遠距離再生中繼傳輸中不積累噪聲，從而提高了通信系統的有效性、可靠性和保密性。利用現場(chǎng)可編程門(mén)陣列(FPGA)和VHDL 語(yǔ)言實(shí)現了PCM碼的解調，這樣在不改變硬件電路的情況下，能夠適應PCM碼傳輸速率和幀結構變化，從而正確解調數據。

2 硬件電路設計

　　圖1給出基于FPGA的硬件電路。其中，圖1(a)為FPGA配置模塊；圖1(b)為信號收發(fā)模塊及PCM碼接收模塊。

　　該系統設計中FPGA選取Xilinx公司的Spartan系列XC2S50器件。該器件有4種工作模式，分別為主串模式、從串模式、邊界掃描和從并模式。將M0，M1，M2接地，使其工作在主串模式下。FPGA由存儲在片內RAM中的程序設置其工作狀態(tài)，工作時(shí)需要編程設置片內的RAM。用戶(hù)可根據不同的配置模式，采用相應的編程方式。上電時(shí)，FPGA將EPROM中的數據寫(xiě)入片內編程RAM，配置完成后，FPGA進(jìn)人工作狀態(tài)。掉電后，FPGA內部邏輯消失，恢復成白片。因此，FPGA能夠反復使用且無(wú)需專(zhuān)用的編程器，采用通用EPROM，PROM編程器即可實(shí)現。當需要修改FPGA功能時(shí)，只需換一片EPROM。同一FPGA根據不同的編程數據能夠產(chǎn)生不同的電路功能。該系統在發(fā)送方接收到請求信號后則開(kāi)始發(fā)送數據。PCM碼解調模塊在移位脈沖同步下接收數據，并將串行數據轉換為并行數據存人FIFO中。每接收到一次請求脈沖發(fā)送一幀數據，每幀數據以146FH為結束標志字，EB90為子幀同步字，當PCM碼解調模塊檢測到幀尾后停止解調，并停止向FIFO寫(xiě)人數據。PCM碼解調模塊由硬件描述語(yǔ)言編寫(xiě)并集成于FPGA中。

3 PCM碼解調程序模塊

　　圖2給出PCM碼幀格式。其中N為子幀中的字數，最大值為1 024；Z為一幀所含子幀個(gè)數，最大值為256。子幀同步字字長(cháng)為16～32 bit，字長(cháng)度為4～16 bit。在遙測系統中，依照PCM碼幀格式，將所要測控的參數放在格柵中自定義位，同時(shí)定義子幀同步字和字長(cháng)。當發(fā)送請求信號，同步接收一幀數據，即使一幀數據接收錯誤，也不影響下一幀數據解調的正確性，進(jìn)一步減小誤碼率。檢測子幀同步字時(shí)，先找到一個(gè)子幀同步字后，每隔N個(gè)字節判斷移位數據是否為子幀同步字，對每一個(gè)子幀都進(jìn)行判斷，即使第一次誤判，或當PCM發(fā)送中斷后再重發(fā)，也不會(huì )影響后續正確解調數據?？筛鶕訋阶?、幀尾標志字和請求信號的順序由該解調數據模塊進(jìn)行自我糾正，從而大大降低了誤碼率。圖3為PCM碼解調程序模塊圖。

3.1 移位脈沖產(chǎn)生程序

　　系統設計要求移位脈沖頻率為80 kHz，對時(shí)鐘脈沖進(jìn)行40分頻。移位脈沖產(chǎn)生程序仿真圖如圖4所示。其中，bitt為位同步移位脈沖。