采用FPGA的高速數據采集系統
加入技術(shù)交流群
隨著(zhù)科學(xué)技術(shù)的發(fā)展，數據采集技術(shù)進(jìn)入到越來(lái)越多的領(lǐng)域。目前，已廣泛應用于通信，圖像處理，軍事應用，消費電子，智能控制等方面。傳統的數據采集系統一般都是采用單片機作為處理器，控制A／D轉換器，存儲器及其他外圍電路的工作。這種方式的優(yōu)點(diǎn)是系統的工作基本都是用單片機來(lái)完成，實(shí)現起來(lái)較為方便，只需對處理器進(jìn)行編程即可。但隨著(zhù)數據采集進(jìn)入的領(lǐng)域越來(lái)越復雜，對數據采集的速度和深度都有了更高的要求。傳統的單片機由于時(shí)鐘頻率較低，外設速度慢等缺點(diǎn)已經(jīng)大大的限制了數據采集的速度和性能。而FPGA與單片機相比，有著(zhù)頻率高，內部延時(shí)小，內部存儲容量大等優(yōu)點(diǎn)，比單片機更適應與高速數據采集的場(chǎng)合。因此，本文介紹了一種基于FPGA來(lái)實(shí)現高速數據采集的方法，A／D轉換器使用AD公司的AD9481，FPGA使用ALTERA公司的EP2C5Q208，存儲器使用HYNIX公司的HY57V641620。系統框圖如圖1所示。
l 高速A／D與FPGA接口的實(shí)現
本文采用的AD轉換器是ADI公司的AD9481，AD9481是一款典型的高速AD轉換器，其高達250MSPS的采樣率，適用于高速數據采集的場(chǎng)合。因為AD9481需要250M的基于PECL標準的差分時(shí)鐘才能工作在250MSPS，因此本設計采用摩托羅拉公司的MCl00LVEL16這一時(shí)鐘芯片來(lái)提供250M的差分時(shí)鐘，它只需要輸入單端CMOS電平的250M時(shí)鐘便可以輸出符合AD9481要求的250M差分時(shí)鐘。單端時(shí)鐘由FPGA的鎖相環(huán)對有源晶振輸入的時(shí)鐘進(jìn)行倍頻輸出。但是這么高的時(shí)鐘在線(xiàn)路板中是一個(gè)潛在的威脅，它既容易干擾其他器件，又容易被其他器件干擾。AD9481的數字輸出屬于并行接口，2個(gè)250MSPS，8位數據輸出組合形成125MSPS，16位的數據流，如此高速的數據傳輸與存儲容易使數字系統中出現競爭冒險和亞穩態(tài)，因此首先在A(yíng)D的數據輸出引腳和FPGA的輸入引腳之間串聯(lián)100歐姆的電阻，用來(lái)削弱高速數據線(xiàn)在O，1之間變換產(chǎn)生的毛刺和數據線(xiàn)之間的干擾。其次，在FPGA內部對AD的數據線(xiàn)和鎖存時(shí)鐘的使用應嚴格按照器件手冊上的建立時(shí)間和保持時(shí)間來(lái)設計，否則容易產(chǎn)生亞穩態(tài)。
該設計選用的FPGA是EP2C5Q208，它是ALTERA公司的CYCLONE2系列的一款低成本FPGA，適用于中小型設計。擁有多達4608的邏輯單元，119808 bit的內部RAM，支持ALTERA公司的SOPC，NIOSII，本設計通過(guò)EP2C5Q208的內部RAM來(lái)做AD高速數據傳輸的緩沖，AD過(guò)來(lái)的高速數據通過(guò)鎖存時(shí)鐘完成對FIF0的寫(xiě)操作。如圖2所示，AD_DB[15．．O]是AD的數據線(xiàn)，ADB_DCOB是AD的鎖存時(shí)鐘。
評論