基于FPGA的電子琴動(dòng)態(tài)錄音與回放系統的設計

當系統處于“錄音／回放模式”的“錄音”狀態(tài)時(shí)，將當前所彈奏的音符進(jìn)行轉換，輸出作為RAM的存儲數據“DATA”。wraddress[9．．O]代表十位寬度的寫(xiě)地址端口，rdaddress[9．．0]代表十位寬度的讀地址端口。wrclock為RAM寫(xiě)入時(shí)鐘，rdclock為RAM讀出時(shí)鐘。Q[5．．0]為從RAM中讀出所存放數據，即data。從圖6可以看出，此雙口RAM具有獨立的讀寫(xiě)時(shí)鐘和讀寫(xiě)使能。選擇這樣的RAM的目的是為了以一個(gè)固定頻率wrclock(本設計取4 Hz)的時(shí)鐘對RAM進(jìn)行寫(xiě)操作，即以一個(gè)固定的采樣頻率對所彈奏的樂(lè )曲進(jìn)行采樣存儲；另一方面以節奏控制部分輸出的時(shí)鐘rdclock作為RAM的讀時(shí)鐘信號，使得回放過(guò)程可以以不同的節奏將儲存的樂(lè )曲播放出來(lái)。這是其新穎之處，使電子琴在回放過(guò)程中更加靈活多變，功能更多。
其仿真波形圖如圖7所示。從仿真圖上可以看出，RAM存儲器在寫(xiě)使能信號和讀使能信號控制作用下依次寫(xiě)入數據信號，并按寫(xiě)入地址先后次序再準確地讀出來(lái)，實(shí)現了錄音和回放的功能要求。

本設計采用杭州康芯電子有限公司開(kāi)發(fā)的電子設計應用板(型號：KX―DVP3F)進(jìn)行對系統的調試與功能驗證。利用QuartusⅡ6．O軟件生成．sol或者．pof編程文件，通過(guò)USB下載器將編程文件配置到CycloneⅡEP2C8Q208芯片中，經(jīng)過(guò)數次的調試，多功能電子琴的全部技術(shù)指標和功能很好地符合設計要求，發(fā)聲準確，易操作，可視性強。
有限狀態(tài)機設計技術(shù)是實(shí)用數字系統中的重要組成部分，也是實(shí)現高效率高可靠邏輯控制的重要途徑。它具有類(lèi)似CPU的高速運算和控制能力，程序層次分明，結構清晰，易讀易懂；在排錯、修改和模塊移植方面也有獨到之處。