基于FPGA的多功能信號源生成系統設計與實(shí)現

摘 要：為了滿(mǎn)足科研與實(shí)驗需要，提出并實(shí)現了一種以FPGA和高速D／A為核心，其結構簡(jiǎn)單，控制靈活，信號質(zhì)量高的多功能信號源生成系統。該信號源生成系統能夠實(shí)時(shí)產(chǎn)生中心頻率在30～130 MHz的各種雷達、通信、導航和白噪聲等信號，且產(chǎn)生的各種信號頻率、幅度、相位和其他參數均可控。信號源作為基帶信號單元配以混頻模塊，可實(shí)現在任意頻段的信號。另外，該信號源還可以作為一個(gè)通用平臺，通過(guò)FPGA內部程序的更新來(lái)實(shí)現其他復雜信號。
關(guān)鍵詞：FPGA；信號源；硬件設計；AD9736

產(chǎn)品級的信號源往往滿(mǎn)足不了科研和實(shí)驗的需要，尤其在復雜電磁環(huán)境的研究和實(shí)驗中，需要的信號樣式多種多樣，而且根據場(chǎng)景的不同，需要信號樣式、個(gè)數都發(fā)生了改變。
現場(chǎng)可編程邏輯陣列器件(FPGA)繼承了ASIC中大規模、高集成度、高可靠性的優(yōu)點(diǎn)，克服了普通ASIC設計周期長(cháng)，投資大，靈活性差的缺點(diǎn)，逐步成為復雜數字硬件電路設計的理想首選。為了能滿(mǎn)足科研與實(shí)驗的需要，產(chǎn)生一系列需要的信號，設計了一種以FPGA和高速D／A為核心．能產(chǎn)生中心頻率在30～130 MHz的、各種參數均可調的雷達、通信、導航和噪聲信號的多功能信號源生成系統。

1 系統硬件結構
多功能信號源生成系統在綜合控制器的控制下產(chǎn)生一個(gè)或多個(gè)中心頻率在30～130 MHz的雷達、通信、導航、噪聲等信號，輸出電平一60～o dBm．步進(jìn)值為0．06 dB。系統主要由綜合控制器、信號生成器、射頻模塊和天線(xiàn)4個(gè)部分構成，如圖1所示。綜合控制器實(shí)現對系統的整體控制，包括信號路數及各路信號參數。信號生成器主要包括控制參數接口轉換模塊和信號生成模塊兩個(gè)部分。射頻模塊主要完成兩項功能，即650 MHz時(shí)鐘的生成和對輸入的中頻信號變頻，最后經(jīng)天線(xiàn)輸出信號。

2 綜合控制器
綜合控制器為一臺工控計算機，主要完成控制參數的輸入和數字基帶信號生成?？刂迫藛T通過(guò)綜合控制器控制界面將控制參數輸入，這些控制參數經(jīng)過(guò)計算機uSB接口輸入到信號生成器，實(shí)現對信號生成器的控制。數字基帶信號是一定速率的二進(jìn)制碼流，在該系統中綜合控制器完成將BMP圖片轉換成一定速率的二進(jìn)制數據，并通過(guò)USB接口輸人到信號生成器中，作為系統的數字基帶信號。綜合控制器在工作時(shí)，負責向信號生成器注入控制參數，如信號路數和各路信號參數(信號樣式、工作頻率、功率輸出、調制指數、延遲時(shí)間、跳頻速率、脈寬、脈沖周期等)，當控制參數輸入完畢后，綜合控制器開(kāi)始利用USB接口傳輸由BMP圖片轉換的二進(jìn)制數據。系統在工作過(guò)程中可實(shí)時(shí)更改控制參數，并根據指令進(jìn)行刷新，此時(shí)數字基帶信號傳輸將暫停，等待更新完畢后繼續輸出。

3 信號生成器
信號生成器由兩部分構成，即控制參數接口轉換模塊和信號生成模塊?？刂茀到涌谵D換模塊完成將綜合控制器通過(guò)USB傳輸線(xiàn)傳輸的控制參數和數字基帶信號轉換為總線(xiàn)數據送入總線(xiàn)中，由信號生成模塊產(chǎn)生特定控制參數的信號。