<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > 非制冷紅外焦平面陣列信號處理系統設計

非制冷紅外焦平面陣列信號處理系統設計

作者: 時(shí)間:2009-07-24 來(lái)源:網(wǎng)絡(luò ) 收藏

摘要:介紹了320×240陣列(UFPA)的信號處理系統;采用復雜可編程邏輯器件(FPGA)產(chǎn)生陣列的驅動(dòng)時(shí)序。應用數字信號處理(DSP)技術(shù)實(shí)現陣列的非均勻校正。實(shí)驗及仿真結果表明:FPGA可產(chǎn)生焦平面陣列所需時(shí)序,DSP對焦平面陣列的非均勻校正效果較好。
關(guān)鍵詞:焦平面陣列(UFPA);驅動(dòng)電路;FPGA;非均勻校正;DSP

本文引用地址:http://dyxdggzs.com/article/191983.htm


1 引言
紅外熱成像儀是一種可探測目標的紅外輻射,通過(guò)光電轉換、電信號處理等手段,將目標物體的溫度分布圖像轉換成視頻圖像的設備,是集光、機、電等尖端技術(shù)于一體的高新技術(shù)產(chǎn)品。同時(shí),焦平面探測器使整個(gè)紅外熱成像系統省去了復雜的制冷系統,成本大大降低,使得紅外熱成像技術(shù)得到飛速發(fā)展。作為紅外焦平面成像系統核心的非制冷紅外焦平面陣列UFPA(Un-cooled Infrared Focal Plane Array),主要由紅外探測器陣列和讀出電路兩部分組成。為了進(jìn)一步提升UFPA的性能,除了不斷提高器件的研制水平,以提高探測單元和讀出電路的性能外,還需設計出相應的高性能驅動(dòng)電路,使UFPA處于最佳工作狀態(tài)。


2 非制冷焦平面系統組成
非制冷焦平面系統由信號預處理電路、驅動(dòng)電路、非均勻性校正、視頻信號顯示等部分組成,如圖1所示。下面主要介紹驅動(dòng)電路設計及非均勻校正算法。

2.1 驅動(dòng)電路
系統紅外UFPA探測器選用320×240元非制冷微測輻射熱計,工作波段為8~14μm,采用CMOS生產(chǎn)工藝,集焦平面陣列(FPA)、讀出電路(ROIC)、熱電制冷器(TEC)及溫度傳感器(PT100型)為一體,其核心是焦平面陣列和讀出電路。該非制冷微熱輻射計只需外加偏置電壓及相應的時(shí)序控制信號,由其內部控制邏輯產(chǎn)生讀出電路所需的全部同步控制信號。該微測輻射熱計的讀出電路以全同步方式工作,所有操作都在時(shí)鐘觸發(fā)下執行。UFPA內部的時(shí)序控制器在外部脈沖和偏置電壓的作用下產(chǎn)生焦平面讀出電路及運放所需同步時(shí)序控制信號。驅動(dòng)電路主要產(chǎn)生焦平面陣列工作所需要的時(shí)序脈沖驅動(dòng)信號。時(shí)序脈沖驅動(dòng)信號的產(chǎn)生是通過(guò)對FPGA器件運用Verilog HDL語(yǔ)言采用有限狀態(tài)機的設計方案來(lái)實(shí)現;偏置電壓采用低壓差線(xiàn)性穩壓器(LDO)產(chǎn)生。驅動(dòng)信號發(fā)生狀態(tài)機的狀態(tài)轉換圖如圖2所示。

系統上電后,驅動(dòng)電路處于空閑狀態(tài)。在DSP初始化結束后向FPGA發(fā)出準備好信號(dsp_rdy=1),使能主時(shí)鐘。在下一個(gè)主時(shí)鐘上升沿驅動(dòng)電路進(jìn)入UFPA復位狀態(tài)。在復位狀態(tài)產(chǎn)生RESET信號與第一行積分信號INT后,計數器在主時(shí)鐘觸發(fā)下開(kāi)始計數,待計數值為639(640TMC,滿(mǎn)足復位信號時(shí)間參數)時(shí),驅動(dòng)電路離開(kāi)復位狀態(tài)進(jìn)入逐行積分狀態(tài)。在逐行積分狀態(tài),RESET被禁止,置為0;在每一行積分期間,INT高電平持續320TMC,低電平持續62TMC。計數器按行計數,待一幀圖像積分完后進(jìn)入下一狀態(tài)。在等待狀態(tài),RESET與INT均被禁止,置為0。UFPA輸出幀速為60 Hz,即幀周期為16.7 ms,而一幀圖像積分時(shí)間為340×240 TMC(16.32 ms),故積分電路完成一幀圖像積分后等待讀出電路將圖像數據讀出。微熱輻射計以連續方式工作,在輸出完當前幀后緊接著(zhù)就對下一幀圖像進(jìn)行積分并輸出。在ISE環(huán)境下建立測試向量文件,用第三方軟件ModelSim進(jìn)行功能仿真。仿真結果如圖3,圖4所示。

2.2 非均勻校正
由于該系統所選用的UFPA上所有非缺陷像元都有不同的增益和偏差響應,其偏差在平均值的±20%以?xún)?,額定非均勻的平均值在10%以?xún)?,故不進(jìn)行非均勻校正,所以就不能得到清晰的可視圖像,因此必須實(shí)行非均勻性校正。
根據不同原理獲得的非均勻性校正參量方法,可分為參考輻射源法、離焦法、統計平均法和神經(jīng)網(wǎng)絡(luò )法等多種,目前普遍采用的是比較成熟的參考輻射源法。采用該方法中的單點(diǎn)定標校正法實(shí)現UFPA的非均勻校正,計算量小且容易滿(mǎn)足圖像實(shí)時(shí)性處理要求。
假定探測具有線(xiàn)性響應,用溫度為T(mén)1的均勻輻射黑體輻照探測器得到每個(gè)探測單元相應輸出VijT1,求其平均值:


式中,N為探測器面陣中探測單元總數。
每個(gè)探測元的相應偏差為存儲,對探測器的每個(gè)響應輸出實(shí)時(shí)校正,即圖5為單點(diǎn)校正法流程。

在UFPA非均勻校正過(guò)程中,必須對每幀中的每個(gè)像元(76 800/幀)進(jìn)行非均勻校正處理,其典型算法是乘積和累加,要處理的數據量很大,一般計算機的處理速度比較慢,而DSP的高時(shí)鐘頻率,指令流水線(xiàn)處理結構,數據總線(xiàn)與程序總線(xiàn)分離,存儲器直接訪(fǎng)問(wèn)(DMA)技術(shù),大內存容量,多個(gè)可并行操作的功能單元,使其能很好滿(mǎn)足高速信號處理的要求。該系統選用TMS320VC5409型DSP實(shí)現非均勻校正算法。圖像的非均勻性校正系數保存在Flash中,系統上電后由DSP調入FPGA中進(jìn)行非均勻校正運算。由于紅外熱成像儀受使用環(huán)境溫度影響時(shí),圖像質(zhì)量會(huì )發(fā)生變化,因此在系統工作過(guò)程中,必須實(shí)時(shí)進(jìn)行非均勻校正系數的計算。


3 實(shí)驗結果
圖6為非制冷微測輻射熱計輸出的幀同步信號與數據有效信號。圖7為校正前信號波形圖,圖8為校正后信號波形圖。

4 結論
介紹了非制冷紅外焦平面陣列的信號處理電路設計,通過(guò)選用FPGA器件產(chǎn)生了系統所需的各種時(shí)序控制信號,并且通過(guò)Verilog HDL語(yǔ)言編程實(shí)現。由于該系統采用FPGA控制系統內多個(gè)器件的時(shí)序編程,使得系統集成度高,易于隨要求而改變控制信號,可做到小型化的設計需要。系統運用DSP實(shí)現焦平面陣列的非均勻校正,校正效果較好。



評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>