分布式運算單元的原理及其實(shí)現方法

　隨著(zhù)FPGA集成度的不斷提高，在單片FPGA中完成復雜的數字信號處理過(guò)程變成了現實(shí)。譬如：FIR濾波器、FFT以及雷達信號處理中的數字脈沖壓縮、數字鑒相等，都可以在單片FPGA中實(shí)現。在基于Xilinx XC4000系列FPGA設計的DSP中，分布式運算單元DA扮演著(zhù)重要的角色。本文介紹其原理及其實(shí)現方法。
1 分布式運算單元原理
　　DA的運算原理非常簡(jiǎn)單，但是它的應用卻十分廣泛。
　　一個(gè)線(xiàn)性時(shí)不變網(wǎng)絡(luò )的輸出可以用下式表示：
　　
　　其中， y(n)為第n時(shí)刻網(wǎng)絡(luò )的輸出；Xk(n)為第n時(shí)刻的第k個(gè)輸入變量；Ak為第k個(gè)輸入變量的權值。
　　在線(xiàn)性時(shí)不變系統中，對于所有n時(shí)刻，Ak都是常量。如果該網(wǎng)絡(luò )表現為濾波器，常量Ak 即為濾波器系數，變量Xk為單一數據源的抽樣數據(如A/D的輸出)。而在時(shí)－頻轉換系統中(如離散傅立葉變換及快速傅立葉變換)，常數Ak即為旋轉因子值，變量Xk為單一數據源的數據塊(多源數據的例子可以在圖像處理系統中發(fā)現)。
　　仔細觀(guān)察式(1)可以看出，單個(gè)輸出y(n) 需要將k個(gè)乘積累加。在以XC4000系列FPGA中的可配置邏輯功能塊(CLB)的查找表(Look－Up Table)結構[1]為基礎的DA中，這種乘積累加可以由查找表來(lái)實(shí)現。XC4000系列的CLB結構特點(diǎn)使得它很容易被高效的配置。
　　為了使得乘法之后的數據寬度不至于展寬，先把數據源數據格式規定為浮點(diǎn)數2的補碼形式。需要注意的是，常數Ak 不一定要進(jìn)行格式轉換來(lái)匹配輸入數據的格式，它可以根據所要求的精度進(jìn)行定義。
　　變量Xk可以用下式表示：
　　

　　其中，Xkb為二進(jìn)制數，即取值為0或1；Xk0為符號位，Xk0為1表示數據為負，為0表示數據為正。
　　將式(2)代入式(1)可以得到：
　　
　　可以看出，每個(gè)方括號中進(jìn)行的是輸入變量的某一個(gè)數據位和所有常數(A1～Ak)的每一位進(jìn)行位與并求和。而指數部分則說(shuō)明了求和結果的位權?，F在就可以建立查找表來(lái)實(shí)現方括號中的操作了，其查找表用所有輸入變量的同一位進(jìn)行尋址，如圖1所示。

　　圖1中所示的DA查找表，其寬度為對常數Ak 定義的寬度，深度為2K，K是能夠對數據源抽樣數據進(jìn)行處理的數據長(cháng)度，對于濾波器就表現為濾波器階數；對于FFT就表現為FFT點(diǎn)數。
　　這樣，式(1)所表示的方程就可以由加法、減法和二進(jìn)制除法來(lái)實(shí)現了。但是，DA僅僅是運算方程(1)的核心，要完成式(1)還需要根據系統對時(shí)間以及FPGA資源的考慮，選擇相應的方法。
2 幾種實(shí)現方法
2.1 全并行實(shí)現方法
　　市場(chǎng)上已經(jīng)有大量的通用DSP芯片，這些芯片以并行的乘法、加法運算，地址產(chǎn)生器和片內存儲器為主要特點(diǎn)，如TMS320C620x、 ADSP2106x、及各種通用的FFT芯片(如PDSP16510)。為什么還要選擇FPGA呢？主要是考慮速度。要實(shí)現一個(gè)64階FIR濾波器，如果采用全并行方式，FPGA可做到50MHz的數據率，可以和系統時(shí)鐘相匹配，這是通用DSP芯片無(wú)法做到的。下面就舉出全并行的例子。