安全芯片中密碼算法的多IP核集成方法

信息社會(huì )中，基于密碼算法設計的安全芯片，能夠為用戶(hù)的敏感信息提供有效的機密性與完整性保護。信息化的不斷深入使得人們對信息安全服務(wù)的需求呈現使用簡(jiǎn)單化、功能多樣化、高度集成化等趨勢。這要求安全芯片在單一的硬件平臺上，最大限度地提供多樣的密碼服務(wù)，并且具備標準統一的對外服務(wù)接口。功能多樣化與高度集成化，已經(jīng)成為當前以及今后安全芯片設計的必然要求。
安全芯片的功能多樣化設計要求可以由軟件方式實(shí)現，也可通過(guò)集成多個(gè)硬件密碼算法IP核完成。由于密碼算法IP核集成安全性較高，在向外提供密碼服務(wù)時(shí)，數據處理速度較快，且不占用主控制器運算資源，相對于軟件實(shí)現方法，更適合于安全芯片的實(shí)際應用需要。因此，在已有的多功能安全芯片設計中，一般采取多密碼算法IP核集成，實(shí)現安全芯片功能多樣化。

1 密碼算法多IP核集成要求及方法
在單一硬件平臺上集成多個(gè)密碼算法IP核，需要滿(mǎn)足三條基本設計要求：
第一，硬件平臺運行頻率與IP核運算頻率的不一致要求。通常情況下，設計者在進(jìn)行IP核實(shí)現時(shí)，出于數據處理速度的需要，一般都會(huì )盡量提高IP核運算頻率，以實(shí)現對數據的高速處理。要求硬件平臺與IP核具備同樣的時(shí)鐘頻率是不現實(shí)的，因為硬件平臺的運行頻率往往依賴(lài)于這一平臺所采用的主控制器運行頻率，而要提高主控制器的運行頻率，以達到與不同IP核運算頻率一致，不具有實(shí)際可行性。在具體實(shí)現多IP核集成時(shí)，密碼算法IP核運算頻率會(huì )遠高于硬件平臺的運行頻率，各IP核的運算頻率也不盡相同。因此，要實(shí)現IP核與硬件平臺掛接集成，需首先解決硬件平臺與IP核的時(shí)鐘不一致問(wèn)題。

第二，硬件平臺與IP核、不同IP核之間處理數據位寬的不一致要求。同樣是出于提高數據處理速度考慮，設計者在設計IP核時(shí)，一般采用較大的數據位寬。實(shí)現不同數據位寬的轉換，是IP核能否正確處理數據的基本條件。
第三，能夠靈活調用不同IP核的功能，對目標數據進(jìn)行相應處理。單一硬件平臺與多IP核的掛接集成，需要相應機制來(lái)最終實(shí)現對不同IP核功能的靈活調用。通過(guò)IP功能調用機制，硬件平臺可以完成多個(gè)IP核對不同數據的同步運算處理，也可以單獨調用某一IP核進(jìn)行數據處理。
基于上述多IP核集成設計要求，當前文獻中已有的實(shí)現方法主要有：
方法一，使用第三方專(zhuān)用系統總線(xiàn)，實(shí)現多IP核集成。采用第三方專(zhuān)用系統總線(xiàn)，將不同IP核與總線(xiàn)掛接，實(shí)現多IP核集成。其優(yōu)點(diǎn)在于：專(zhuān)用系統總線(xiàn)功能強大，支持不同頻率、不同端口的IP核集成，能夠進(jìn)行多個(gè)IP核對不同數據的同步運算處理，便于系統設計與實(shí)現。但由于需要采用第三方總線(xiàn)，因而芯片的研發(fā)成本會(huì )相應增加。
方法二，為每個(gè)IP核配備專(zhuān)用雙端口數據存儲器，實(shí)現多IP核集成。采用配備雙端口存儲器可以滿(mǎn)足硬件平臺與IP核異頻處理要求，能夠實(shí)現不同數據位寬之間的轉換，能夠進(jìn)行多個(gè)IP核對不同數據的同步運算處理。在進(jìn)行系統前端設計時(shí)，設計簡(jiǎn)單且實(shí)現方便。但由于密碼服務(wù)是一個(gè)有序的過(guò)程，為每個(gè)IP核均配備專(zhuān)用存儲區，會(huì )造成系統資源浪費，且極大地增加了芯片后端設計中的布局布線(xiàn)難度。
在分析上述兩種集成方法基礎上，本文基于方法二，給出了一種改進(jìn)的多IP核集成設計方法。方法采用IP橋接技術(shù)，將同一雙端口存儲器與不同IP核進(jìn)行動(dòng)態(tài)重構，實(shí)現多IP核集成。與方法一相比，采用IP橋接技術(shù)實(shí)現多IP核集成可以顯著(zhù)減少芯片的研發(fā)成本；與方法二相比，改進(jìn)方法不僅能夠有效整合芯片內部資源，還可以降低系統功耗，提高芯片的整體性能。

2 IP橋接技術(shù)設計原理與具體實(shí)現
IP橋接技術(shù)的核心是IP橋(IP_bridge)的設計與實(shí)現。IP_bridge是主控制器與各IP核協(xié)處理器的連接橋梁，同時(shí)也是各IP核協(xié)處理器與專(zhuān)用雙端口存儲器的連接橋梁。
2．1 IP橋接技術(shù)設計原理
IP_bridge是IP橋接技術(shù)設計與實(shí)現的核心，是主控制器與各IP核協(xié)處理器，以及各IP核協(xié)處理器與專(zhuān)用雙端口存儲器之間的連接橋梁。為實(shí)現這一目的，IP_bridge需完成以下功能：IP核選擇參數譯碼；不同IP核與同一數據處理區的動(dòng)態(tài)可重構；根據IP選擇參數，配置選定IP核控制指令與運行時(shí)鐘。
在IP_bridge滿(mǎn)足上述設計要求的前提下，IP橋接技術(shù)具體設計原理可作如下表述：將各IP核與IP_bridge、dual_ramx(雙端口存儲區)整合為系統的一個(gè)密碼算法IP核重構模塊，模塊輸入為系統輸出數據、地址、讀／寫(xiě)使能、系統時(shí)鐘與IP時(shí)鐘、IP控制指令與IP選擇參數，輸出為 IP核處理完成數據與協(xié)處理器運行狀態(tài)標識。