<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > H.264中二進(jìn)制化編碼器的FPGA實(shí)現

H.264中二進(jìn)制化編碼器的FPGA實(shí)現

作者: 時(shí)間:2009-10-20 來(lái)源:網(wǎng)絡(luò ) 收藏

2.5 基本轉換的串聯(lián)方案
由以上各種方式可以再推導出3種基本的轉換方案。第1種是4位FL前綴與TU后綴(S=2)的串聯(lián),而第2和第3種方案來(lái)自TU和EGK二進(jìn)制轉換,稱(chēng)為UEGK。這些方案被用于運動(dòng)矢量微分和變換系數取絕對值。另外語(yǔ)法元素mb_type和sub_mb_type二進(jìn)制化使用遍歷二叉樹(shù)方法,對應的二叉樹(shù)已在參考文獻中給出。

本文引用地址:http://dyxdggzs.com/article/191909.htm


3 二進(jìn)制化編碼方案優(yōu)化
H.標準中的二進(jìn)制化編碼流程是串行的,適合軟件的實(shí)現,但由于待編語(yǔ)法元素較多,導致執行速度慢且效率低下。而硬件實(shí)現的最大優(yōu)勢在于其并行性,可大大提高執行效率。因此,為提高編碼速度,在不改變算法實(shí)質(zhì)的前提下,對標準中的編碼流程進(jìn)行相應優(yōu)化,以利于硬件實(shí)現。主要提出以下優(yōu)化措施:
(1)將語(yǔ)法元素歸類(lèi)按照基本的編碼方法及H.對各語(yǔ)法元素的要求,可將20余種語(yǔ)法元素的二進(jìn)制編碼方法歸為6類(lèi),包括U二進(jìn)制化、UEGKO二進(jìn)制化(k=0,uco-eff=14)、UEGK3二進(jìn)制化(k=3,ucoeff=9)、宏塊/子宏塊類(lèi)型二進(jìn)制化、宏塊量化偏移二進(jìn)制化,定長(cháng)與截斷串聯(lián)的二進(jìn)制化。將語(yǔ)法元素歸類(lèi),將有效減小編碼過(guò)程中的繁雜和無(wú)序性,有利于編碼正常完成。
(2)并行化設計語(yǔ)法元素的二進(jìn)制化方法可歸為8類(lèi),在設計中,采用控制單元辨別相應的語(yǔ)法元素,并送入二進(jìn)制化模塊進(jìn)行編碼。但依照H.標準設計,二進(jìn)制化單元的入口地址不僅取決于語(yǔ)法元素的值,還取決于語(yǔ)法元素的種類(lèi),這種數據依存關(guān)系無(wú)疑增加了運算量。且輸出是串行,不利于流水線(xiàn)設計,這樣就將降低系統的時(shí)鐘頻率。故采用一種并行設計方案,以語(yǔ)法元素值為輸入,結果得到6個(gè)不同的輸出,將它們鎖存后,利用多路選擇器以語(yǔ)法元素種類(lèi)作為控制端選出所需的值。兩種不同的實(shí)現方式見(jiàn)圖2。

4 二進(jìn)制化編碼的實(shí)現
改進(jìn)后的二進(jìn)制化編碼主要包括:控制單元、二進(jìn)制化編碼單元及選擇輸出單元,如圖3所示。

電路主要分為5級流水線(xiàn)實(shí)現。在第1級流水線(xiàn)中,語(yǔ)法元素(SE)、時(shí)鐘信號(clk)、上下文模型參量(a、b)等輸入數據進(jìn)入控制單元??刂茊卧捎帽容^器實(shí)現,通過(guò)比較給定數值與輸入數值的范圍確定語(yǔ)法元素的種類(lèi),通過(guò)種類(lèi)信號(selector)輸出選擇所采取的二進(jìn)制化方式。



關(guān)鍵詞: FPGA 264 二進(jìn)制 編碼器

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>