<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > 基于可編程邏輯器件的數字電路設計

基于可編程邏輯器件的數字電路設計

作者: 時(shí)間:2009-11-12 來(lái)源:網(wǎng)絡(luò ) 收藏


0 引 言
PLD(Programmable Logic De-vice)是一種電路,它可以由用戶(hù)來(lái)進(jìn)行編程和進(jìn)行配置,利用它可以解決不同的邏輯設計問(wèn)題。PLD由基本邏輯門(mén)電路、觸發(fā)器以及內部連接電路構成,利用軟件和硬件(編程器)可以對其進(jìn)行編程,從而實(shí)現特定的邏輯功能。自20世紀70年代初期以來(lái)經(jīng)歷了從PROM,PLA,PAL,GAL到CPLD和FPGA的發(fā)展過(guò)程,在結構、工藝、集成度、功能、速度和靈活性方面都有很大的改進(jìn)和提高。
隨著(zhù)集成電路的不斷更新和換代,特別是的出現,使得傳統的系統設計方法發(fā)生了根本的改變??删幊踢壿嬈骷撵`活性使得硬件系統設計師在實(shí)驗室里用一臺計算機、一套相應的EDA軟件和可編程邏輯芯片就可以完成數字系統設計與生產(chǎn)。

本文引用地址:http://dyxdggzs.com/article/191890.htm


1 Max+plusⅡ簡(jiǎn)介
Max+plusⅡ是一種與結構無(wú)關(guān)的全集成化設計環(huán)境,使設計者能對Altera的各種CPLD系列方便地進(jìn)行設計輸入、快速處理和器件編程。Max+plusⅡ開(kāi)發(fā)系統具有強大的處理能力和高度的靈活性,其主要優(yōu)點(diǎn):與結構無(wú)關(guān)、多平臺、豐富的設計庫、開(kāi)放的界面、全集成化、支持多種硬件描述語(yǔ)言(HDL)等。
數字系統的設計采用自頂向下、由粗到細,逐步分解的設計方法,最頂層電路是指系統的整體要求,最下層是具體的邏輯電路的實(shí)現。自頂向下的設計方法將一個(gè)復雜的系統逐漸分解成若干功能模塊,從而進(jìn)行設計描述,并且應用EDA軟件平臺自動(dòng)完成各功能模塊的邏輯綜合與優(yōu)化,門(mén)級電路的布局,再下載到硬件中實(shí)現設計,具體設計過(guò)程如下。
1.1 設計輸入
Max+plusⅡ支持多種設計輸入方式,如原理圖輸入、波形輸入、文本輸入和它們的混合輸入。
1.2 設計處理
設計輸入完后,用Max+plusⅡ的編譯器編譯、查錯、修改直到設計輸入正確,同時(shí)將對輸入文件進(jìn)行邏輯簡(jiǎn)化、優(yōu)化,最后生成一個(gè)編程文件,這是設計的核心環(huán)節。
1.3 設計檢查
Max+plusⅡ為設計者提供完善的檢查方法設計仿真和定時(shí)分析,其目的是檢驗電路的邏輯功能是否正確,同時(shí)測試目標器件在最差情況下的時(shí)延,這一查錯過(guò)程對于檢驗組合邏輯電路的競爭冒險和時(shí)序邏輯電路的時(shí)序、時(shí)延等至關(guān)重要。
1.4 器件編程
、校驗之后,Max+plusⅡ的Program-mer將編譯器所生成的編譯文件下載到具體的CPLD器件中,即實(shí)現目標器件的物理編程。


上一頁(yè) 1 2 3 下一頁(yè)

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>