<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > 采用業(yè)界成本最低、功耗最低的FPGA降低系統總成本

采用業(yè)界成本最低、功耗最低的FPGA降低系統總成本

作者: 時(shí)間:2009-12-07 來(lái)源:網(wǎng)絡(luò ) 收藏

Altera公司
采用業(yè)界成本最低、最低的 降低總成本

本文引用地址:http://dyxdggzs.com/article/191866.htm

視頻采集卡
最后一個(gè)例子是視頻采集卡,介紹了當今的 功能符合業(yè)界發(fā)展趨勢,以更高的分辨率提供更豐富的視頻內容。很多 CPU、 GPU和 ASSP(1)(2)在 PCIe上進(jìn)行了標準化,以便處理電子中的寬帶視頻內容。 Altera 系列提供幾種類(lèi)型的 PCIe硬核 IP模塊。圖9使用 Cyclone IV GX型 PCIe硬核 IP模塊,使得成本降低了 30%。

圖 9. 廣播設備視頻采集卡系統成本降低了 30%

這一例子降低的成本包括:


外部 PCIe ASSP集成到 FPGA中,因此,其成本為零(降低了 BOM成本)。

還降低了幾個(gè)其他 ASSP器件的成本。例如,成本更低的均衡器 ASSP替代了均衡器和接收器 ASSP(降低
了 BOM成本)。

元件更小、數量更少, PCB面積和層數也減少了,從而降低了 PCB成本(降低了電路板成本 )。

由于 Cyclone IV FPGA需要較少的供電電源,因此,從兩方面降低了成本:

更少的穩壓器 (降低了 BOM成本)。

更少的穩壓器降低了電路板成本,這是因為減少了電源以及相關(guān)濾波器電路,使得 PCB面積更小,
并且降低了 PCB的復雜度。

使用FPGA PCIe硬核IP模塊釋放了大約 15K邏輯單元 (LE),因此,可以使用密度更小、更便宜的 FPGA(
降低了 BOM成本)。

不需要購買(mǎi) PCIe軟核 IP內核許可 (降低了 TCO成本)。

采用業(yè)界成本最低、最低的 FPGA降低系統總成本
Altera公司

FPGA降低了總體擁有成本

有些 OEM將低、可靠性和靈活性作為其產(chǎn)品的賣(mài)點(diǎn)。中高層經(jīng)理人很快發(fā)現,基于 FPGA的產(chǎn)品開(kāi)發(fā)能夠降低產(chǎn)品在其整個(gè)生命周期中的 TCO。這里列出了 Altera FPGA相對于 ASIC和 ASSP的優(yōu)點(diǎn),這些都有助于降低 TCO:


基于 FPGA的開(kāi)發(fā)將設計時(shí)間縮短了數星期甚至幾個(gè)月 (3),使設計人員能夠以更合理的價(jià)格,更靈活、更迅速的將產(chǎn)品推向市場(chǎng)。

產(chǎn)品迅速面市降低了研發(fā)成本 (4)

對現有“成功”產(chǎn)品更迅速的進(jìn)行重新設計大大降低了成本,因此,生產(chǎn)商能夠確保在出現模仿產(chǎn)品的情況下,其利潤不會(huì )下滑,而且能跟上多變的市場(chǎng),提供新功能適應特殊客戶(hù)的需求。

很多客戶(hù)使用一種“標準”產(chǎn)品,因此,可以大批量生產(chǎn),獲得穩定的收益,并具有較長(cháng)的產(chǎn)品生命
周期。

低功耗降低了對機械元件的依賴(lài)(例如,風(fēng)扇和有源制冷器件 ),進(jìn)一步提高了系統可靠性。

客戶(hù)已經(jīng)采用了支持遠程更新的設備。

更少的 BOM簡(jiǎn)化了元器件庫存管理。
結論

正如這 5個(gè)例子以及隨后所討論的 TCO所示, Altera. FPGA降低了 BOM成本、電路板成本以及 TCO,因此,顯著(zhù)降低了系統總成本。

考慮企業(yè)目標 (提高利潤和銷(xiāo)售收益,同時(shí)能夠高效的進(jìn)行研發(fā)),專(zhuān)業(yè)設計人員應采用基于 FPGA的設計理念,以解決今后的系統級挑戰。 Altera的 Cyclone IV FPGA (E型和 GX型 )含有最新的低成本特性,例如集成硬核 IP模塊、 3G I/O和兩路電源等,滿(mǎn)足了各類(lèi)最終應用的需求。


上一頁(yè) 1 2 3 下一頁(yè)

關(guān)鍵詞: FPGA 功耗 系統

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>