基于FPGA的電動(dòng)機微機保護實(shí)現方法
加入技術(shù)交流群
出口模塊主要負責裝置內外的電氣隔離,一 方面將來(lái)自處理器模塊的動(dòng)作、報警等信號隔離 后,送到裝置外部;另一方面將來(lái)自裝置外部的斷 路器狀態(tài)等信號進(jìn)行隔離后,送到處理器模塊。 根據功能控制工程網(wǎng)版權所有, FPGA芯片內部被劃分為兩部分: 算法實(shí)現模塊和軟核CPU (Nios)模塊。前者由 VHDL模塊化編寫(xiě)算法的實(shí)現過(guò)程,由于采用并 行結構,可以實(shí)現多路信號同時(shí)濾波;后者為軟件 編寫(xiě)人機界面、通信協(xié)議等構建平臺,并且同時(shí)根 據算法實(shí)現模塊的結果,執行保護動(dòng)作。在只考 慮一路信號的情況下,本系統由以下各部分組成。 (1) 碼制轉換器:將AD采樣的輸出數據轉 換成準確的16進(jìn)制數。
(2) 乘法器:采用陣列乘法器結構,為確保系 數精度控制工程網(wǎng)版權所有,系數以15位二進(jìn)制數逼近,故乘法器采 用11 ×14位的結構。
(3) 累加器:由于乘法器的輸出有正有負,所 以累加器也必須有加有減。通過(guò)對乘法器輸出符 號的判斷CONTROL ENGINEERING China版權所有,自動(dòng)判斷加減。
(4) 時(shí)序發(fā)生器:這是整個(gè)系統的心臟,由它 來(lái)調度什么時(shí)候什么模塊做什么事。本系統采用 一個(gè)正相分頻器和一個(gè)反相分頻器作為時(shí)序控制 模塊。
系統結構如圖3所示。本文引用地址：http://dyxdggzs.com/article/191857.htm
3 保護算法模塊
3. 1 信號處理模塊
采樣信號的濾波采用最小二乘法,這是一種 波形擬合方法,當預設的信號模型能充分描述被 采樣信號時(shí),該算法可以濾除信號中任意需要濾 除的分量,因此具有很好的濾波性能和很高的運 算精度。其原理是:為被采樣信號預設一個(gè)盡可 能逼近的信號模型函數,并按最小二乘擬合原理對其進(jìn)行擬合。
假定采樣頻率為1 000 Hz,被采樣信號為: Ia = 10 - 10cos (2 ×pi ×f ×t) + 2cos ( 2 ×2 ×pi × f ×t) + 5 sin (3 ×2 ×pi ×f ×t) + sin ( 4 ×2 ×pi × f ×t) + 0. 5 sin (5 ×2 ×pi ×f ×t) 可見(jiàn),信號有直流分量,而且諧波分量最高為 5次。以N = 11點(diǎn)采樣進(jìn)行MATLAB仿真,得到 如圖4所示的波形?？梢钥吹綖V波后的正弦波 振幅等于10,所以11點(diǎn)采樣能滿(mǎn)足要求。
在采樣頻率為1 000 Hz,采樣點(diǎn)數N = 11的 情況下,系統雖然收斂,但采樣系數的離散度很 大,勢必造成乘數的位寬很寬,乘法器需要耗費很 多的資源。所以可適當增加采樣點(diǎn)數來(lái)降低離散 度。但是如果單純增加采樣點(diǎn)數,最小二乘法濾 波的高速特性就無(wú)法體現。因此將采樣頻率提升 到2 000 Hz,采樣點(diǎn)數增加到26點(diǎn)(即1 000 Hz 下, 13點(diǎn)采樣的時(shí)間) ,可以將離散度降到可接受 的程度,而且濾波速度也不會(huì )降低太多。仿真波 形和系數矩陣分別如圖5和表1、2、3所示。
電動(dòng)機相關(guān)文章:電動(dòng)機工作原理設計
分頻器相關(guān)文章:分頻器原理
評論