基于FPGA的AGWN信號生成器

在通信系統中分析計算系統抗噪聲性能時(shí)，經(jīng)常假定信道噪聲為加性高斯型白噪聲(AGWN)。本文就是通過(guò)分析AGWN的性質(zhì)，采用自頂向下的設計思路，將AGWN信號分成若干模塊，最終使用Verilog硬件描述語(yǔ)言，完成了通信系統中AGWN信號發(fā)生電路的設計和仿真，其實(shí)質(zhì)上是設計一個(gè)AGWN信號發(fā)生器。該信號主要應用在數字通信系統中，所以只需要產(chǎn)生數字形式的AGWN信號，這樣既便于信號產(chǎn)生，也便于在數字通信系統中運用。

1 AGWN信號的產(chǎn)生
AWGN信號指同時(shí)滿(mǎn)足白噪聲和高斯噪聲的條件的信號。白噪聲功率密度函數在整個(gè)頻率域內是常數，即服從均勻分布。完全理想的白噪聲不存在。高斯噪聲指概率密度函數服從高斯分布(即正態(tài)分布)。AGWN信號其實(shí)就是一個(gè)具有確定功率譜密度和概率分布函數的隨機信號。
由隨機過(guò)程的理論可以知道，不相關(guān)隨機序列的功率譜密度為常數(白噪聲)，偽隨機序列(PN)就是這樣的不相關(guān)序列。再由中心極限定理，獨立同分布的隨機變量的和收斂于高斯隨機變量。這樣就可根據PN序列的性質(zhì)和中心極限定理來(lái)設計AWGN信號。
為簡(jiǎn)單起見(jiàn)，設計用8個(gè)PN序列發(fā)生器產(chǎn)生8個(gè)獨立的偽隨機序列(每個(gè)分為實(shí)部和虛部)，根據中心極限定理，將8個(gè)信號相加之后的信號，更加接近于A(yíng)G-WN信號，最后再乘以一個(gè)可變系數，就產(chǎn)生了可在數字通信系統中直接引用的AGWN信號。AGWN信號生成的總體框圖如圖1所示。

在FPGA內部產(chǎn)生n位并行偽隨機序列，可由n個(gè)并行的結構相同但初始態(tài)互不相同的線(xiàn)性反饋移位寄存器(LFSR)產(chǎn)生。結構相同的LFSR在不同初始狀態(tài)下產(chǎn)生的序列之間存在著(zhù)一種移位關(guān)系，導致n個(gè)序列并非相互獨立。如果所期望的序列長(cháng)度為k，那么只有在保證任一狀態(tài)在k次移位操作之內都不會(huì )與其他狀態(tài)發(fā)生重復后，這種方法才是可取的。
在通信中，信號一般都表示為復數形式，所以該設計采用了實(shí)部與虛部的表示方法，AGWN信號分為實(shí)部與虛部，它們滿(mǎn)足正交關(guān)系。

2 模塊的設計與實(shí)現
設計主要分為三大模塊：PN序列產(chǎn)生模塊，產(chǎn)生符合高斯型白噪聲偽隨機序列；加法器模塊，將產(chǎn)生的8個(gè)PN序列相加產(chǎn)生更加符合AGWN信號的偽隨機序列；乘法器模塊，將加法器產(chǎn)生的偽隨機序列乘以一個(gè)可變系數，得到最終的符合數字信號的偽隨機序列。
2．1 n個(gè)PN序列發(fā)生器的設計與實(shí)現
PN序列產(chǎn)生模塊的主要功能就是產(chǎn)生PN序列。而PN序列中m序列又是周期最大，偽隨機性最好的一種移位寄存器序列。m序列的自相關(guān)性、隨機性特性很好地滿(mǎn)足了AGWN信號的要求，故用其產(chǎn)生的序列可以來(lái)產(chǎn)生該設計中的信號。
要產(chǎn)生m序列，就要求移位寄存器的反饋鏈路滿(mǎn)足本原多項式，由，n個(gè)并行的結構相同但初始態(tài)互不相同的線(xiàn)性反饋移位寄存器(LFSR)產(chǎn)生的序列在其周期足夠長(cháng)的情況下可以把它們看作是獨立的。
設計中選取n=8，移位寄存器位數選取為25位，其m序列周期為33 554 431。其信號實(shí)部抽頭選取3，0，虛部抽頭選取3，2，1，0，分別對應PN序列的特征多項式。這樣選取是因為一個(gè)移位寄存器的本原多項式有很多種，這里選取的兩個(gè)抽頭比較簡(jiǎn)單，對電路實(shí)現在資源、結構上都有優(yōu)勢。PN發(fā)生器選擇8個(gè)是考慮到資源利用率方面的問(wèn)題，這樣選取可使資源利用率達到最大。