基于FPGA的超聲波氣體流量計中AGC的實(shí)現
圖4是門(mén)限判決模塊的仿真波形。其中,clk為時(shí)鐘信號,reset為復位信號,iir_2_stage_output為濾波器的輸出信號,set_control為與門(mén)限進(jìn)行比較的信號,acc_addr為查找表地址,updn_count_out為控制加/減計數器的計數方向,dead_band_out為控制加/減計數器的計數控制信號,accelerate_gain為控制加/減計數器的計數步進(jìn)量。 本文引用地址:http://dyxdggzs.com/article/191773.htm
從圖4中可以看出,當信號小于低門(mén)限7500時(shí),dead_band_out=‘0’,updn_count_out=‘1’,控制加/減計數器向上計數,set_control遠離低門(mén)限,計數步進(jìn)量增大;當信號大于高門(mén)限10 500時(shí),deadband_out=‘0’,updn_count_out=‘0’,控制加/減計數器向下計數,set_control遠離高門(mén)限,計數步進(jìn)量增大。
3.2.2 加/減計數器模塊
加/減計數器模塊根據輸入信號與最佳的接收信號之間的差值,對輸入信號進(jìn)行反向補償。假設輸入信號經(jīng)過(guò)一定衰減,AGC環(huán)路經(jīng)過(guò)比較可確定接收信號電平低于最佳電平。這個(gè)差值將導致計數器向上計數,增加環(huán)路增益,直到環(huán)路濾波器的輸出重新回到門(mén)限判決模塊的兩個(gè)門(mén)限之間。如果信號乘以增益后、環(huán)路濾波器的輸出信號大于門(mén)限判決模塊的高門(mén)限時(shí),計數器向下計數,降低環(huán)路增益,直到信號重新回到可以準確解調所需的接收信號范圍。
圖5是加/減計數器模塊的仿真波形。gain_counter_out為截位前的增益值,gain_control_out為截位后實(shí)際輸出的增益值。從圖5看出,當reset=‘1’時(shí),計數器復位,設增益初始值gain_control_out=‘32’。而當deadband_in=‘O’,updn_count_in=‘1’,加/減計數器按步進(jìn)量accelerate_gain_in向上計數;而當deadband_in=‘O’,updn_count_in=‘0’,加/減計數器按步進(jìn)量accelerate_gainjn向下計數。計數所得的值即為輸出的增益控制因子。
4 結論
本文實(shí)現了一種全數字AGC的設計方案。此方案可實(shí)現40 dB動(dòng)態(tài)范圍的控制,并且具有控制精度高,調節速度快,調試簡(jiǎn)單,受環(huán)境影響小,穩定性和可靠性高等優(yōu)點(diǎn)。隨著(zhù)集成器件的發(fā)展,有望實(shí)現高動(dòng)態(tài)范圍的全數字AGC,以便應用到更廣闊的領(lǐng)域中。
評論