基于FPGA的RGB到YCrCb顏色空間轉換
加入技術(shù)交流群
根據B’的取值不同，ofset的取值取整后為14，15，16。在計算過(guò)程中，可以用一個(gè)數據選擇器根據B’值的不同選擇offset的值。0.5-B’的計算可以用移位實(shí)現?；?jiǎn)后的轉換算法．對Y，Cb，Cr的計算將比原來(lái)節省4個(gè)乘法器。在FPGA中，加法器、數據選擇器和移位算法的實(shí)現比乘法器簡(jiǎn)單，該化簡(jiǎn)將利于減少邏輯資源的應用，簡(jiǎn)化實(shí)現電路，提高運算速度。轉換電路結構如圖l所示。本文引用地址：http://dyxdggzs.com/article/191650.htm
3 基于FPGA的實(shí)現
在FPGA中，對乘法的實(shí)現比較復雜，可以采用如下幾種方法：
(1)直接用編程語(yǔ)言描述乘法運算，由綜合工具自動(dòng)實(shí)現，用該方法描述，實(shí)現簡(jiǎn)單，但是耗用比較多的邏輯資源。
(2)利用查找表的方式實(shí)現乘法運算，事先把要相乘數據的所有結果算出來(lái)存到ROM中，根據輸入數據的值讀取相應的結果，當用該方法相乘數據位數比較多時(shí)，會(huì )占用大量的存儲空間。
(3)用FPGA中內嵌的乘法器實(shí)現，該方法實(shí)現簡(jiǎn)單，當用VHDL語(yǔ)言實(shí)現時(shí)，調用相應的乘法模塊即可。
本文采用第三種方法，用專(zhuān)用乘法器來(lái)實(shí)現轉換公式中的乘法運算。Xilinx的Virtex 4系列FPGA芯片內嵌的乘法器為Xtreme DSPTM S1i-ceDSP48 Slice其工作頻率高達500 MHz，支持多種獨立的功能，包括乘法器、乘累加器(MAC)、后接加法器的乘法器、三輸入加法器、桶形移位寄存器、寬路線(xiàn)多路復用器、大小及比較器或寬計數器。本文將運用DSP48 Slice模塊實(shí)現乘加運算，在電路結構圖的虛線(xiàn)框中，乘法和加法的運算將用單個(gè)DSP48 Slice模塊實(shí)現。這樣將會(huì )減少轉換關(guān)系式中加法器的數量，節約邏輯資源，在程序中可以用元件例化語(yǔ)句調用DSP-48 Slice模塊，實(shí)現方法簡(jiǎn)單，程序簡(jiǎn)潔。為了滿(mǎn)足浮點(diǎn)數和運算精度的要求，適合在FPGA中實(shí)現，將式(2)改寫(xiě)為：
評論