基于FPGA的圖形點(diǎn)陣液晶顯示模塊的應用設計
加入技術(shù)交流群
1．2 FPGA控制器簡(jiǎn)介
通過(guò)編程可配置FPGA內部的邏輯單元，從而用軟件實(shí)現液晶顯示控制器的設計。本方案中的FPGA主要負責液晶顯示模塊的系統時(shí)序、讀寫(xiě)控制和顯示數據的存取。其內部的嵌入式陣列塊EAB是輸入端口和輸出端口都帶有觸發(fā)器的RAM塊，可實(shí)現小容量的FIFO、ROM和RAM，使用時(shí)，通過(guò)調用這些EAB即可實(shí)現字符的存儲，并通過(guò)地址值讀取數據以供LCD顯示器顯示。
為了滿(mǎn)足FPGA的工作條件，設計時(shí)還必須完成外部電路的設計，如外部存儲器、工作電源以及外部輸入時(shí)鐘(即晶振)電路的設計，圖1所示是FPGA電路的組成框圖。本文引用地址：http://dyxdggzs.com/article/191576.htm
l．3 液晶顯示模塊與FPGA的接口設計
通常計算機和內嵌T6963C的液晶顯示器都有兩種連接方式，即直接和間接方式。直接方式是把LCM直接掛在計算機總線(xiàn)上，模塊的數據線(xiàn)接計算機的數據總線(xiàn)，片選和寄存器信號由計算機的地址總線(xiàn)提供，讀和寫(xiě)操作由計算機的讀寫(xiě)操作信號控制，這種方式可廣泛用于單片機控制的液晶顯示系統。間接方式是將計算機的8位并行口與模塊的數據線(xiàn)連接，另外3個(gè)并行I／O接口作為L(cháng)CM的時(shí)序控制線(xiàn)，這樣，由于并行口是專(zhuān)用的，所以片選信號可以直接接地。由于VEE可以提供LCD驅動(dòng)負壓，設計中可采用外接負壓的方式：將VO接變阻器的調節端，然后調節適當電壓，并驅動(dòng)液晶顯示從而達到最好的對比度效果：C／D和DO～D7分別由FPGA分配通用I／O接口，FS接地是為了選用8x8的顯示字體，其硬件接口連接圖如圖2所示。
2 軟件實(shí)現
本系統的軟件設計可基于VHDL語(yǔ)言編寫(xiě)。軟件設計的關(guān)鍵在控制器時(shí)序的基礎上完成液晶顯示器與FPGA之間數據和指令的讀寫(xiě)和狀態(tài)的檢測。對液晶顯示器的顯示控制實(shí)際上就是FPGA與T6963C控制器的數據交換。T6963C的部分指令如表2所列。
評論