如何實(shí)現FPGA到DDR3 SDRAM存儲器的連接

　　一開(kāi)始，每個(gè)分開(kāi)的DQS被移相90度，從而捕獲與該組相關(guān)的DQ數據。然后用一個(gè)自由運行的再同步時(shí)鐘(頻率和相位與DQS相同)將數據從捕獲域轉移到圖2所示用粉紅色和橙色連線(xiàn)表示的均衡電路中。在這個(gè)階段，每個(gè)DQS組都有一個(gè)獨立的再同步時(shí)鐘。

　　接著(zhù)DQ數據被送到1T寄存器。圖2中給出了一個(gè)1T寄存器實(shí)例，在上層通道中需要用這個(gè)1T寄存器對特定DQS組中的DQ數據位進(jìn)行延時(shí)。注意在該例中，下層通道不需要1T寄存器。通過(guò)該過(guò)程開(kāi)始對齊上層和下層通道。任何一個(gè)指定的通道是否需要1T寄存器是自動(dòng)確定的，這是免費物理層IP內核中校準方案的一部分功能。

　　隨后兩個(gè)DQS組被傳送到下降沿寄存器。如果需要的話(huà)，還可以在啟動(dòng)時(shí)通過(guò)自動(dòng)校準過(guò)程把可選寄存器切換進(jìn)來(lái)或切換出去。最后是將上層和下層通道對齊到同一再同步時(shí)鐘上，這樣就形成了一個(gè)將完全對齊的或經(jīng)過(guò)均衡的單倍數據率(SDR)數據傳遞到FPGA結構的源同步接口。

　　寫(xiě)均衡

　　與讀均衡類(lèi)似，不過(guò)方向相反，DQS組在不同的時(shí)刻發(fā)出信號，以便與到達DIMM上的器件的時(shí)鐘一致，并且必須滿(mǎn)足tDQSS參數要求的+/- 0.25 tCK?？刂破鞅仨毻ㄟ^(guò)創(chuàng )建反饋環(huán)路來(lái)調整DQS與CK的關(guān)系，在此過(guò)程中，控制器會(huì )將數據寫(xiě)入DRAM，再通過(guò)順序相位進(jìn)行掃描讀回，直到發(fā)現寫(xiě)入窗的終點(diǎn)。為了更好的建立和保持余量，數據應該在好窗口的中間點(diǎn)發(fā)出。

　　其他的FPGA I/O功能創(chuàng )新

　　高性能的Stratix III FPGA還具有許多創(chuàng )新性的其他I/O功能，可以實(shí)現到各種存儲器接口的簡(jiǎn)單且魯棒性連接，這種功能包括了動(dòng)態(tài)片上端接(OCT)、可變的I/O延時(shí)以及半數據率(HDR)等。

　　動(dòng)態(tài)OCT

　　并行和串行OCT為讀寫(xiě)總線(xiàn)提供合適的線(xiàn)路端接和阻抗匹配，因此FPGA周邊不需要外接電阻，從而減少了外接元件成本，節約了電路板面積，而且降低了布線(xiàn)復雜度。另外，它還大大降低了功耗，因為并聯(lián)端接在寫(xiě)操作時(shí)可以有效地被旁路掉。

　　用于DQ去偏移(deskew)的可變延時(shí)

　　采用可變的輸入和輸出延時(shí)來(lái)跟蹤長(cháng)度失配和電氣去偏移。精細的輸入和輸出延時(shí)分辨率(即50皮秒步進(jìn))被用于更精細的DQS間去偏移(獨立于均衡功能)，這種偏移是由電路板長(cháng)度失配或FPGA和存儲器件上I/O緩存的變化所引起的，如表1所示。最終，這增加了每個(gè)DQS組的捕獲余量。

　　表1：分辨率和絕對值待定特性。

　　為了將DDR3自動(dòng)去偏移算法成為啟動(dòng)校準過(guò)程的一部分，需要從運行時(shí)的FPGA結構實(shí)現延時(shí)單元。也可以利用輸出延時(shí)在輸出通道中插入少量偏移來(lái)有意地減少同時(shí)開(kāi)關(guān)的I/O數量。

　　可靠的捕獲

　　DQS信號用作輸入選通信號，它必須移位到一個(gè)最佳位置才能捕獲讀取事務(wù)。移相電路可以將輸入的DQS信號移相0°, 22.5°, 30°, 36°, 45°, 60°, 67.5°, 72°, 90°, 108°, 120°, 135°, 144°或 180°,具體取決于DLL的頻率模式。移相后的DQS信號隨后被用作I/O單元各個(gè)輸入寄存器的時(shí)鐘。