<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > 高階累積量調制識別改進(jìn)算法的FPGA實(shí)現

高階累積量調制識別改進(jìn)算法的FPGA實(shí)現

作者: 時(shí)間:2011-01-17 來(lái)源:網(wǎng)絡(luò ) 收藏

2.3 微分后參數提取模塊
提取特征參數Fe3的模塊,如圖5所示。其中,dmfilt是微分中值濾波模塊,兩個(gè)Black Box是計算特征參數Fe3的模塊。待識別調制信號經(jīng)過(guò)dmfilt模塊后,然后由DDS,FIR,DowSamp等提取同向分量和正交分量,再通過(guò)計算Fe3的模塊計算參數,最后結果由Scope輸出。
c.JPG

圖6是當信號為4FSK時(shí),計算得到的Fe3值。其中,O.03~O.1 s是模塊計算參數的過(guò)程,O.1 s時(shí)對應的數據是計算的最終結果。將結果輸出到Matlab變量空間workspace中,可以得到在0.1 s時(shí)計算的Fe3值為12.4。


l.JPG
3 實(shí)驗結果
為了驗證系統的可行性,分別在Simulink和目標開(kāi)發(fā)板上運行該設計。在產(chǎn)生硬件協(xié)同仿真模塊之前,先調用Resource Esti-mator模塊對本系統所需資源進(jìn)行估測。估測結果見(jiàn)表3。

j.JPG
由于所需芯片內部資源較多,所以選用Virtex4-xc4vlx200芯片。然后在System Generator模塊中點(diǎn)擊Generate產(chǎn)生硬件協(xié)仿真模塊,并將它拖入到設計文件當中。給Virtex-4目標板上電,連接好JTAG口,啟動(dòng)硬件協(xié)同仿真。當信號分別為2ASK,4ASK,4PSK等調制信號時(shí),測試整個(gè)設計系統判決的結果,并將1 000次獨立試驗得到的仿真結果取平均,得到各種調制信號的識別率,如表4所示。從試驗結果來(lái)看,系統設計的硬件協(xié)同實(shí)現與Simulink仿真的結果基本一致,達到了設計的要求,從而也說(shuō)明了System Generator有很高的精度。
k.JPG


4 結語(yǔ)
本文采用對各種數字信號進(jìn)行,大大提高了低信噪比環(huán)境下2ASK,4ASK,4PSK和16QAM信號的識別率,并在 System Generator中實(shí)現了設計,從模型的建立到的實(shí)現都是在圖形化設計環(huán)境下完成的,避開(kāi)了編寫(xiě)復雜VHDL語(yǔ)言的環(huán)節,且轉化到FPGA上實(shí)現的性能好,設計過(guò)程簡(jiǎn)便靈活,從而為調制方式識別算法的設計提供了一種新的方案。利用System Generator提供的圖形化建模環(huán)境和自動(dòng)轉換成VHDL代碼的能力,設計者可以將更多的時(shí)間和精力放在算法的優(yōu)化上,同時(shí)又能顯著(zhù)縮短設計開(kāi)發(fā)周期。

本文引用地址:http://dyxdggzs.com/article/191395.htm

上一頁(yè) 1 2 3 4 下一頁(yè)

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>