FPGA 電路動(dòng)態(tài)老化技術(shù)研究

摘　要：近年來(lái)，隨著(zhù)FPGA 電路在軍工和航天領(lǐng)域的廣泛應用，用戶(hù)對FPGA 電路的可靠性要求也越來(lái)越高。在集成電路的可靠性*估試驗中，動(dòng)態(tài)老化試驗是最重要的試驗之一，FPGA 動(dòng)態(tài)老化技術(shù)的實(shí)現可以提高FPGA 電路的可靠性。文章通過(guò)研究FPGA 電路內部結構和功能模塊，討論FPGA 電路加載配置過(guò)程的原理和流程，通過(guò)對動(dòng)態(tài)老化和靜態(tài)老化的對比試驗和結果分析，研究出FPGA 電路動(dòng)態(tài)老化試驗方法，并在工程實(shí)踐中得到了成功實(shí)現和應用。

　　1 引言

　　FPGA 是現場(chǎng)可編程門(mén)陣列（Field ProgrammingGate Array）的縮寫(xiě)，用戶(hù)可以編寫(xiě)程序對FPGA 內部的邏輯模塊和I/O 模塊重新配置，以實(shí)現芯片的邏輯功能。近年來(lái)，FPGA芯片以其大規模、高集成度、高可靠性、投資少、保密性好、開(kāi)發(fā)方便、使用靈活、可在線(xiàn)編程等優(yōu)點(diǎn)得到了廣泛的應用。隨著(zhù)FPGA 電路在軍工和航空航天領(lǐng)域的應用，其高可靠性尤為重要，為了提高電路的可靠性，最好的方法是對電路進(jìn)行篩選，其中老化試驗就是篩選過(guò)程中最為重要的環(huán)節之一。

　　考慮到FPGA 電路的工作模式比較復雜，外部需要存儲器或者FLASH 對其進(jìn)行配置，FPGA 才能動(dòng)態(tài)工作，因此國內一般的FPGA 老化技術(shù)都采用了靜態(tài)老化試驗方法。這種靜態(tài)老化試驗方法存在著(zhù)一定的缺陷，電路在老化過(guò)程中并沒(méi)有受到真正的應力，因此并不能真正剔除掉早期失效的產(chǎn)品，其可靠性得不到保證。對FPGA 電路動(dòng)態(tài)老化的研究，提高老化試驗條件的嚴酷度，即可保證電路的高可靠性要求。

　　2 動(dòng)態(tài)老化試驗

　　集成電路的動(dòng)態(tài)老化理論上要求電路在其最高溫度工作條件下完全模擬實(shí)際工作狀態(tài)，電路內部的邏輯單元都有機會(huì )得到翻轉，對于一般數字集成電路都需要外部提供功能測試碼來(lái)驅動(dòng)電路工作。

　　對于FPGA 電路的動(dòng)態(tài)老化試驗來(lái)說(shuō)，功能測試碼是存儲在外部存儲器中的配置程序，將程序配置到FPGA 電路內部，使內部的門(mén)陣列全部工作起來(lái)，實(shí)現高覆蓋率的邏輯節點(diǎn)的翻轉，讓其按照規定的功能工作。因此本研究工作的關(guān)鍵在如何進(jìn)行FPGA電路的程序配置。

　　3 FPGA設計流程

　　完整的FPGA 設計流程包括邏輯電路設計輸入、功能仿真、綜合及時(shí)序分析、實(shí)現、加載配置、調試。FPGA 配置就是將特定的應用程序設計按FPGA設計流程轉化為數據位流加載到FPGA 的內部存儲器中，實(shí)現特定邏輯功能的過(guò)程。由于FPGA 電路的內部存儲器都是基于RAM 工藝的，所以當FPGA電路電源掉電后，內部存儲器中已加載的位流數據將隨之丟失。所以，通常將設計完成的FPGA 位流數據存于外部存儲器中，每次上電自動(dòng)進(jìn)行FPGA電路配置加載。

　　4 FPGA配置原理

　　以Xilinx公司的Qpro Virtex Hi-Rel系列XQV100電路為例，FPGA的配置模式有四種方案可選擇：MasterSerial Mode，Slave Serial Mode，Master selectMAPMode，Slave selectMAP Mode。配置是通過(guò)芯片上的一組專(zhuān)/ 復用引腳信號完成的，主要配置功能信號如下：

　?。?）M0、M1、M2：下載配置模式選擇；

　?。?）CLK：配置時(shí)鐘信號；

　?。?）DONE：顯示配置狀態(tài)、控制器件啟動(dòng)；

　?。?）PROG_B：初始化引出端；

　?。?）INT_B：配置延遲控制，配置錯誤顯示；

　?。?）DOUT：菊花鏈中的配置數據輸出。

　?。?）DIN：串行數據輸入；

　　FPGA 電路在選定模式下的配置過(guò)程包括四個(gè)主要階段：

　?。?）清除FPGA 電路內部配置存儲器；

　?。?）初始化FPGA 電路配置邏輯功能；

　?。?）加載FPGA 電路配置數據流；

　?。?）FPGA 電路配置完成，啟動(dòng)電路就緒序列。