基于FPGA 與VHDL 的微型打印機的驅動(dòng)設計

　　2. 2 軟件設計

　　軟件平臺采用A ltera 公司的FPGA 開(kāi)發(fā)平臺Q uartus 。

　　Quartus 提供了一種與器件結構無(wú)關(guān)的設計環(huán)境，設計者不需要精通器件的內部結構，只需要運用自己熟悉的輸入工具( 如原理圖輸入或數字電路描述語(yǔ)言輸入) 進(jìn)行設計，利用Quar tus 可以將這些設計轉換為最終結構所需要的格式。有關(guān)結構的詳細知識已寫(xiě)入開(kāi)發(fā)工具軟件，設計人員無(wú)需手工優(yōu)化自己的設計。軟件的開(kāi)發(fā)流程如圖4 所示。

圖4 軟件開(kāi)發(fā)流程圖

　　使用VHDL 硬件描述語(yǔ)言來(lái)進(jìn)行軟件設計。

　　對微型打印機的驅動(dòng)主要是對其工作時(shí)序進(jìn)行正確的控制，利用VHDL 常見(jiàn)的狀態(tài)機來(lái)實(shí)現對打印機的工作時(shí)序的控制，根據時(shí)序圖1 所示的時(shí)序，狀態(tài)機使用4 個(gè)狀態(tài)，狀態(tài)轉換圖如圖5 所示。

　　初始狀態(tài)STA TE0 時(shí)，數據選通觸發(fā)脈沖信號STB 置“1” ( 高電平) ，檢測打印機是否正忙，如果打印機為空閑狀態(tài)( busy= “0”) ，轉入下一狀態(tài)STAT E1,否則( busy = “1 ” ) 繼續執行ST AT E0; 在狀態(tài)STAT E1，將數據寫(xiě)入打印機，直接轉入下一狀態(tài); 在狀態(tài)STAT E2，將數據選通觸發(fā)脈沖信號STB 置“0” ，打印機讀數據，轉入下一狀態(tài); 在狀態(tài)ST ATE3，檢測數據是否已經(jīng)被接受，若數據已被接受( ACK = “0” ) ，打印機轉入初始狀態(tài)ST AT E0，等待接受新數據，若數據未被接受( ACK = “1” ) ，繼續執行STAT E3 直到數據被接受。

圖5 狀態(tài)轉換圖

　　3 結 語(yǔ)

　　使用FPGA 與V HDL 硬件描述語(yǔ)言設計的微型打印機驅動(dòng)，通過(guò)系統調試能夠完成對打印機的時(shí)序控制，目前已經(jīng)在某型測試儀中正常使用。該設計系統控制簡(jiǎn)單，抗干擾性強，可靠性高，移植性較好，能夠用于任何使用FPGA 芯片的系統中，具有一定的應用前景。