基于FPGA的VGA控制器實(shí)現

摘要：依據標準的VGA顯示接口的顯示原理，介紹了一種利用可編程邏輯器件FPGA，并以VerilogHDL語(yǔ)言為邏輯描述工具來(lái)完成VGA接口的控制，從而實(shí)現簡(jiǎn)單的彩色條紋顯示的具體方法。
關(guān)鍵宇：VGA；FPGA；VerilogHDL；彩色條紋顯示

0 引言
VGA作為一種標準的顯示接口，現已得到了廣泛的應用。傳統的VGA顯示控制主要以專(zhuān)門(mén)的芯片電路和通用處理器來(lái)實(shí)現，體積大且不靈活。隨著(zhù)EDA技術(shù)的發(fā)展，可編程邏輯器件有了長(cháng)足的發(fā)展。FPGA是現場(chǎng)可編程邏輯陣列器件，簡(jiǎn)化的FPGA基本由可編程輸入輸出單元、基本可編程邏輯單元、嵌入式RAM模塊、豐富的布線(xiàn)資源、底層嵌入式功能單元和內嵌專(zhuān)用硬核等6部分組成?；贔PGA的產(chǎn)品設計具有開(kāi)發(fā)過(guò)程簡(jiǎn)單，投資小，可反復修改，周期短，易于產(chǎn)品升級等優(yōu)點(diǎn)，故其應用越來(lái)越廣泛。本文介紹了一種用FPGA實(shí)現VGA顯示的控制器，從而實(shí)現簡(jiǎn)易彩色條紋顯示，并在此基礎上通過(guò)外加存儲器模塊來(lái)完成圖像的實(shí)時(shí)處理與顯示的實(shí)現方法，該方法也可方便地應用于各種嵌入式便攜系統中。

1 VGA的顯示原理
VGA是IBM在1987年隨PS／2機一起推出的一種視頻傳輸標準。這個(gè)標準具有分辨率高、顯示速度快、顏色豐富等優(yōu)點(diǎn)。根據分辨率不同，VGA又可分為VGA(640x480)、SVGA(800x600)、XGA(1024x768)等。VGA顯示采用逐行掃描方式。掃描是從屏幕的左上方開(kāi)始，從左到右，從上到下。每掃完一行，電子束回到左邊下一行的開(kāi)始位置，期間對電子束進(jìn)行行消隱。并在每行結束時(shí)，用行同步信號對行進(jìn)行同步，掃描完所有行后，再用場(chǎng)同步信號對場(chǎng)進(jìn)行同步，并使電子束回到屏幕的左上方，同時(shí)對場(chǎng)進(jìn)行消隱，并預備下一次掃描。該方法的關(guān)鍵是對時(shí)序的控制。
1．1 VGA時(shí)序
確定VGA顯示接口時(shí)序主要應考慮行同步信號(HSYNC)、場(chǎng)同步信號(VSYNC)、藍基色(B)、紅基色(R)、綠基色(G)這5個(gè)信號，如果能從FPGA中按其時(shí)的需要求準確發(fā)送這些信號到VGA接口，就可以實(shí)現對VGA的控制。VGA的信號時(shí)序如圖1所示，它分為行數據時(shí)序和場(chǎng)數據時(shí)序兩部分。
所謂行時(shí)序，就是顯示一行數據的時(shí)序。從圖1(a)可以看出，顯示一行數據需要的時(shí)序分四部分。產(chǎn)生行同步脈沖信號HSYNC的周期e=a+ b+c+d。其中a為同步信號時(shí)間。b為行消隱后肩時(shí)間，c為數據有效時(shí)間，d為行消隱前肩。從圖(b)可以看出，場(chǎng)同步時(shí)序與行同步時(shí)序類(lèi)似，也是顯示一屏數據的時(shí)序，這里以行為單位。場(chǎng)同步脈沖信號VSYNC的周期L=h+i+j+k，其中h為同步信號時(shí)間，i為場(chǎng)消隱后肩時(shí)間，j為數據有效時(shí)間，k為場(chǎng)消隱前肩時(shí)間。

不同的分辨率下，行同步和場(chǎng)同步信號的周期是不同的，時(shí)序上的時(shí)間也不一樣。表1列出了VGA的常用分辨率參數。