基于A(yíng)valon總線(xiàn)的SD卡讀寫(xiě)控制器的設計
加入技術(shù)交流群
5 系統硬件設計
為了驗證SD卡讀寫(xiě)控制器，在DE2開(kāi)發(fā)平臺上搭建了最基本的硬件系統，主要包括：NiosⅡ處理器，PLL鎖相環(huán)，片上RAM，JTAG UART和自定義的SD卡讀寫(xiě)控制器。NiosⅡ作為系統主控制器，PLL用來(lái)產(chǎn)生SD卡讀／寫(xiě)所需的時(shí)鐘信號，片上RAM用來(lái)存儲代碼和數據，JTAG UART主要用來(lái)調試，打印數據到控制臺驗證寫(xiě)入的數據和讀出的數據是否相同。
硬件系統的建立主要利用Altera公司QuartusⅡ開(kāi)發(fā)工具以及其集成的SoPC Builder完成的，關(guān)鍵在于如何用SoPC Builder將SD卡讀寫(xiě)控制器添加到元件列表中。在SoPC Builder提供的圖形化的界面下，添加控制器Verilog源程序后，設置控制器中各信號在Avalon-MM總線(xiàn)中的信號類(lèi)型等，圖2即為添加好的SD卡讀寫(xiě)控制器。本文引用地址：http://dyxdggzs.com/article/191242.htm
圖2中，各引腳的描述如下：
base_clock：控制器輸入時(shí)鐘，該設計采用PLL產(chǎn)生的25MHz時(shí)鐘信號；
clk_to_SD：SD卡時(shí)鐘信號輸入；
cmd_SD：SD卡命令，響應輸入／輸出信號；
data_SD：SD卡數據信號。
根據SD控制器的寄存器映射，在Nios IDE中編寫(xiě)C程序控制SD卡控制器進(jìn)行讀／寫(xiě)操作，下面代碼為寫(xiě)SD卡的一段程序，讀SD卡的的過(guò)程與其類(lèi)似。
讀／寫(xiě)完一個(gè)扇區后，控制器會(huì )產(chǎn)生一個(gè)中斷，此時(shí)即可進(jìn)行下一次讀／寫(xiě)操作。由于SD卡讀／寫(xiě)有比較復雜的時(shí)序要求，命令、響應眾多，在設計的初期，采用Modelsim做了各方面的功能仿真，功能仿真完成后采用QuartusⅡ自帶的SignalTapⅡ邏輯分析儀來(lái)測試
分析內部邏輯的工作狀態(tài)，SignalTapⅡ使用簡(jiǎn)單方便，更重要的是可以實(shí)時(shí)觀(guān)測內部信號變化，而且可以設置觸發(fā)條件，大大提高了開(kāi)發(fā)的效率。圖3是用SignalTapⅡ邏輯分析儀捕捉到的波形。
圖3中，status_reg為狀態(tài)寄存器，00000900表明卡已處于就緒狀態(tài)，control_reg為控制寄存器，00000001H表明已經(jīng)開(kāi)始了一次對扇區0的寫(xiě)傳輸，mread的上升沿即開(kāi)始了Master端口的讀傳輸，這里的讀指的是將內存中buf數組中的數據讀入控制器，再由控制器寫(xiě)入SD卡中，waitrequest為等待信號，高電平時(shí)無(wú)法進(jìn)行數據傳輸，waitrequest無(wú)效后可以很明顯地看到000000DFH由Master端口讀入控制器，再由讀寫(xiě)控制邏輯寫(xiě)入SD卡。
6 結語(yǔ)
該設計采用SoPC技術(shù)實(shí)現了SD卡讀寫(xiě)控制器，通過(guò)NiosⅡ處理器控制實(shí)現了SD卡讀／寫(xiě)。由于該控制器根據Avalon接口規范進(jìn)行開(kāi)發(fā)，可以很方便以IP核的形式集成到其他SoPC系統中，簡(jiǎn)單實(shí)現SD卡的讀／寫(xiě)，大大降低了開(kāi)發(fā)成本和難度。本文所設計的SD卡讀寫(xiě)控制器還有一大優(yōu)點(diǎn)就是具有Master端口，可以自主完成數據的讀／寫(xiě)，無(wú)需CPU的干預，另外采用了中斷，降低了響應延時(shí)，提高了讀／寫(xiě)速率。該設計滿(mǎn)足了大部分數據存儲需求，適用于工業(yè)監測控制，一般消費類(lèi)電子產(chǎn)品等。
評論