基于FPGA和TFT彩屏液晶的便攜示波器設計

3．1 異步FIFO設計
A／D采樣得到采樣數據的數據率很高，為了保證單片機讀取數據的有效性和可靠性，系統中使用異步FIFO對數據進(jìn)行緩存。FIFO的設計是通過(guò)配置FPGA內部的BlockRAM資源實(shí)現的。為了實(shí)現邊采集邊顯示的目的，配置兩塊相同的FIFO，在讀寫(xiě)時(shí)鐘的控制下，通過(guò)讀使能和寫(xiě)使能信號的設置，使得在同一時(shí)刻始終有一塊FIFO在進(jìn)行寫(xiě)操作，而另一塊FIFO在將寫(xiě)滿(mǎn)的數據讀出。而對于同一塊FIFO不允許讀寫(xiě)信號同時(shí)有效，這樣接收A／D數據和讀取數據并交給單片機處理可以同時(shí)進(jìn)行，從而保證數據傳輸的連續性。
3．2 FPGA與單片機通信的實(shí)現
FPGA與單片機之間有效的通信是系統實(shí)現正常功能的重要前提，系統中通過(guò)數據總線(xiàn)，地址總線(xiàn)和控制總線(xiàn)將兩個(gè)模塊聯(lián)系起來(lái)。在FPGA中，將不同類(lèi)型的數據存放到不同的地址中，這些數據包括實(shí)時(shí)采集到的波形數據，測量得到的信號參數(電壓和頻率)，當前的時(shí)基、垂直分辨率以及一些控制參數。單片機通過(guò)地址總線(xiàn)對FPGA的內存進(jìn)行訪(fǎng)問(wèn)，并對讀取的數據做出相關(guān)的譯碼處理，并將處理結果實(shí)時(shí)顯示在液晶屏幕上。
控制總線(xiàn)包括讀使能和寫(xiě)使能信號，分別控制異步FIFO的讀寫(xiě)操作。當其中一塊FIFO中存夠指定數量的采樣數據以后，讀使能信號有效，單片機開(kāi)始接收數據，此時(shí)另一塊FIFO開(kāi)始寫(xiě)入采集數據。當數據接收完畢后，單片機向FPGA發(fā)出寫(xiě)使能信號，此時(shí)兩塊FIFO交換功能，單片機控制LCD將波形實(shí)時(shí)顯示出來(lái)，并以此循環(huán)交替工作。這種異步總線(xiàn)握手協(xié)議的設計，使得單片機的讀和FIFO的讀寫(xiě)協(xié)調工作，大大提高了數據傳輸的可靠性。
3．3 波形參數的測量和觸發(fā)囂的軟件實(shí)現
對信號參數的測量是示波器的重要功能，本系統可以測量輸入信號的頻率和電壓。在FPGA內利用等精度測頻技術(shù)和比較法分別進(jìn)行測頻和測壓，由單片機通過(guò)地址線(xiàn)讀取數據并完成數據的譯碼和顯示。
觸發(fā)器是示波器的重要組成部分，通過(guò)觸發(fā)器產(chǎn)生的控制信號，控制示波器對波形數據的存儲和顯示，達到穩定同步的目的。本系統設計的觸發(fā)器，采用全數字化結構，大大降低了系統硬件電路的復雜性，并且觸發(fā)條件的調整比較方便。觸發(fā)器通過(guò)引用單片機內部的RAM資源定制了一個(gè)采集數據的緩存區，將波形數讀入該緩存區，按照預先設定的觸發(fā)門(mén)限，將緩存區中的數據讀出，如果滿(mǎn)足觸發(fā)條件，則將數據在屏幕上顯示出來(lái)。

4 系統調試和測試
在完成了系統的硬件設計和軟件設計以后，需要進(jìn)行綜合調試和測試。通過(guò)調試，不斷優(yōu)化程序代碼，使系統的性能得以提高，工作狀態(tài)更加穩定。在進(jìn)行測試時(shí)，輸入峰峰值為2 V，頻率為1 kHz的正弦信號，在LCD上觀(guān)察到的波形及測量參數如圖5所示。從圖中可以看出，波形顯示穩定連續，測量信號參數的精度高，且包含彩色信息豐富。

5 結束語(yǔ)
研究了以TFT彩屏液晶作為顯示器件的手持數字存儲示波器的總體方案，即信號調理電路，核心采集模塊，單片機處理模塊和液晶外圍電路組成。在確定總體方案的同時(shí)，給出了實(shí)現此總體方案的具體方法。
通過(guò)握手協(xié)議合理解決單片機與FPGA通信的問(wèn)題，用軟件設計了數字觸發(fā)器，取代了一般示波器中常用的觸發(fā)電路，降低了系統的硬件復雜度。該數字存儲示波器允許輸入信號的動(dòng)態(tài)范圍大，體積小，便于攜帶，操作簡(jiǎn)單，具有很高的應用價(jià)值和廣闊的發(fā)展空間。