基于FPGA和TFT彩屏液晶的便攜示波器設計
加入技術(shù)交流群
2．1 信號調理電路
信號調理電路實(shí)現了對輸入信號的程控衰減放大，它由增益變化范圍線(xiàn)性連續可調的可控增益放大器AD603組成。通過(guò)FPGA，結合8位D／A轉換芯片CA3338E，對兩片AD603引腳端的輸入電壓進(jìn)行控制，增益和控制電壓關(guān)系為：
其中，Vc1，Vc2分別表示兩片AD603的控制電壓。
在工作時(shí)，FPGA輸出控制信號，使繼電器對輸入信號進(jìn)行100倍衰減。衰減后的信號經(jīng)A／D轉換后采集到FPGA中，根據預先設置的檔位判斷信號所屬的范圍。如果信號幅度過(guò)低，不在這些范圍之內，則FPGA重新發(fā)出控制信號，并減小對輸入信號的衰減倍數，直到衰減后的信號滿(mǎn)足最佳測量范圍為止。對應于每個(gè)檔位的信號，輸出一個(gè)8位的數字信號至CA3338E芯片，并將其輸出的模擬信號加到AD603的輸入端，得到不同的放大倍數，完成信號的程控衰減放大。信號調理電路實(shí)現了自動(dòng)增益控制的功能，有效地提高了輸入信號的動(dòng)態(tài)范圍。
2．2 FPGA核心板模塊
FPGA核心板是系統的核心，一方面負責采集并緩存數據，另一方面實(shí)現與單片機的通信。FPGA最小系統板采用的是Xilinx公司SpartanII系列的XC2S200-PQ208型20萬(wàn)門(mén)芯片，其配置芯片為Xilinx公司的專(zhuān)用配置PROM芯片XCF02S，以實(shí)現加電自動(dòng)配置。核心板采用5 V輸入，板上有兩塊LM317電源芯片分別輸出3．3 V和2．5 V電壓。板上采用40 MHz有源晶振，滿(mǎn)足高速設計要求。
2．3 高速A／D模塊
本系統選用ADI公司的12位高速模／數轉換芯片AD9224，完成對模擬信號的A／D采樣功能，該芯片具有極佳的動(dòng)態(tài)無(wú)雜波失真范圍。AD-9224的電源由+5 V的模擬電源和+3．3 V的數字電源組成。為減少A／D轉換結果的二次諧波，提高信噪比(RSN)，A／D芯片前端采用AD8138組成信號調理電路將單端信號轉換成差分信號輸入。該放大器的輸入阻抗高達6 MΩ，可以直接與輸入信號相連從而省略隔離放大器，因而可大大精簡(jiǎn)了電路結構。AD9224的外圍電路設計如圖3所示。本文引用地址：http://dyxdggzs.com/article/191214.htm
2．4 單片機與液晶模塊接口
單片機使用C8051F020，它是一種高集成度的混合信號片上系統，有按8位端口組織的64個(gè)數字I／O引腳。液晶模塊采用ILI9320片上系統(SoC)驅動(dòng)器，支持26萬(wàn)色顯示，分辨率為240 RGBx320像素，圖像數據存儲區的大小為172 800字節。ILI9320與MCU之間有4種總線(xiàn)接口方法，分別為i80系統總線(xiàn)、串行總線(xiàn)、RGB總線(xiàn)和VSYNC總線(xiàn)。本系統中采用i80總線(xiàn)進(jìn)行控制，通過(guò)讀使能(RDB)和寫(xiě)使能(WRB)2條控制線(xiàn)進(jìn)行讀寫(xiě)操作，其中數據線(xiàn)的寬度為8位，液晶模塊中的控制信號和數據信號均為標準的TTL電平，應用時(shí)直接與單片機的GPIO總線(xiàn)相連。
評論