FSK／PSK調制的FPGA實(shí)現
加入技術(shù)交流群
本設計中，取K=1，N=8，波形存儲深度為100個(gè)采樣點(diǎn)，則可得f0=fc／100。jump_high、jump_low、mode和clk通過(guò)控制相位累加器的輸出來(lái)實(shí)現：FSK／PSK波形合成輸出。當mode為低電平時(shí)，即FSK調制模式時(shí)，jump_high和jump_low中任一信號出現高脈沖時(shí)，累加器清零，然后根據clk進(jìn)行循環(huán)累加。當mode為高電平時(shí)，即PSK調制模式時(shí)，累加器的工作方式如表2所示。本文引用地址：http://dyxdggzs.com/article/191198.htm
ROM表是對選取的采樣點(diǎn)進(jìn)行量化、編碼，通過(guò)相位累加器的地址值查找ROM表中的內容，以得到可合成正弦波的正弦點(diǎn)的值。其原理是：在橫軸上取100個(gè)采樣點(diǎn)，將縱軸的正弦值[-1，+1]總體提升一個(gè)單位，即將正弦值的取值區間變?yōu)閇0，2]，并將其均勻地分成255個(gè)量化區間，再對這255個(gè)量化間隔在00000000～11111111進(jìn)行編碼，即將所取的采樣點(diǎn)的幅度值對應到各個(gè)量化間隔。
具體實(shí)現方法，可通過(guò)用Matlab產(chǎn)生一個(gè)mif文件。Matlab源程序如下：
3 系統仿真結果
Altera公司的QuanusⅡ集合了綜合和仿真的功能。本設計在Quartus II中完成了VHDL的代碼編寫(xiě)和綜合布線(xiàn)，并對整個(gè)設計系統進(jìn)行了時(shí)序仿真，仿真結果如圖7～圖8所示。其中，clk為外接輸入100 MHz時(shí)鐘；mode為模式控制鍵；code為由m序列產(chǎn)生的偽隨機碼，用做基帶碼元；dout為輸出的調制結果。
圖7中，mode的值為“0”，說(shuō)明是FSK調制方式。從圖中可以看出，當基帶碼元code為“0”時(shí)，dout輸出低頻調制波。當基帶碼元code為“1”時(shí)，dout輸出高頻調制波。實(shí)現了用不同的頻率變化傳遞數字信息，完成了FSK調制。
圖8中，mode的值為“1”，說(shuō)明是PSK調制方式。從圖中可以看出，dout的輸出波形頻率是單一的，當基帶碼元由“1”向“0”跳變時(shí)，波形出現倒π現象，實(shí)現了通過(guò)相位變化傳遞信息，完成了PSK調制。
4 結束語(yǔ)
介紹了一種基于DDS技術(shù)的FSK／PSK調制方式的FPGA實(shí)現方法。整個(gè)系統采用VHDL硬件描述語(yǔ)言進(jìn)行軟件編寫(xiě)，參數修改方便，并具有較強的可移植性。其原理簡(jiǎn)單，易于實(shí)現。相比傳統模擬調制方式，這種數字調制方式具有較好的穩定性和抗干擾能力，在通信領(lǐng)域中具有較強的實(shí)用性。
評論