FPGA平臺實(shí)現最小開(kāi)關(guān)損耗的SVPWM算法
加入技術(shù)交流群
當-π／3≤α≤π／3，零矢量，以為中心的30°區域的零矢量為，這樣三相橋臂就分別有著(zhù)連續的60°的常開(kāi)和常閉區域，三相橋臂的切換時(shí)間如表2所列，其中：Ta=Tx／2，Tb=Ty／2，Tc=(Tx+Ty)／2，Td=(T-(Tx+Ty))／2，Te=Td+Ta=(T-Ty)／2，Tf=Td+ Tb=(T-Tx)／2。本文引用地址：http://dyxdggzs.com/article/191146.htm
這樣就可以使得負載功率因數角為0°的三相電流波形的峰值落在橋臂沒(méi)有開(kāi)關(guān)動(dòng)作的60°區域內，從而達到減小開(kāi)關(guān)電流的目的。
3 Simulink仿真結果
根據前文所述理論，搭建Simulink仿真模型，三相逆變器的負載電阻R=5 Ω，負載電感L=0．5 mH，當逆變器的負載對稱(chēng)平衡時(shí)，功率因子約為0．999，此時(shí)α近似為0°，直流電壓為690 V，調制比M=0．9，矢量空間被劃分為12個(gè)扇區。Simulink仿真模型算法模塊包括坐標變換模塊、扇區判斷模塊、扇區時(shí)間選擇模塊、橋臂時(shí)間切換模塊。
仿真結束后逆變器輸出3相的電流波形見(jiàn)本刊網(wǎng)站www．mesnet．com．cn——編者注。三相之間電流相差120°，矢量空間被分為12個(gè)扇區，在以a相電流峰值為中心的60°區域中，調制波為1或0，即a相橋臂是沒(méi)有開(kāi)關(guān)動(dòng)作的(常開(kāi)或常閉)。仿真結果驗證了前文的理論分析。
4 基于FPGA的實(shí)現及實(shí)驗仿真結果
選擇Altera CycloneⅡ系列EP2C8Q208為FPGA的硬件核心，實(shí)現環(huán)境是QuartusⅡ9．0，FPGA硬件描述語(yǔ)言采用Verilog HDL，仿真環(huán)境ModelSim PE 6．6b。如圖5所示，三相調制波形相位與Simulnk仿真一致，調制波毛刺部分為FPGA內部邏輯延遲時(shí)間，小于FPGA所能識別的最小時(shí)間，對本系統的設計無(wú)影響。由圖中三相橋臂的上開(kāi)關(guān)的控制信號可知，橋臂在一個(gè)開(kāi)關(guān)周期內有120°的區域是沒(méi)有開(kāi)關(guān)動(dòng)作的(60°常開(kāi)，60°常閉)，因此系統的時(shí)序設計是正確可靠的，也驗證了上述理論以及Simulink仿真的正確性。
結論
本文實(shí)現了基于FPGA硬件平臺的最小開(kāi)關(guān)損耗SVPWM算法。此算法相比于傳統SVPWM算法，在提高開(kāi)關(guān)頻率的同時(shí)減少了開(kāi)關(guān)損耗，可以根據實(shí)際負載的功率因子來(lái)判斷零矢量的選擇以及零矢量在扇區中的位置，控制橋臂開(kāi)關(guān)的切換。FPGA硬件平臺的實(shí)現為今后實(shí)現更復雜的控制算法奠定了基礎，相比MCU／DSP，基于FPGA硬件實(shí)現的SVPWM有著(zhù)更好的實(shí)時(shí)性能，其模塊化的設計也有著(zhù)更好的靈活性，為進(jìn)一步升級控制性能提供了便利。
評論