基于DM642的高分辨率紅外熱像儀設計與實(shí)現

紅外成像技術(shù)早期在軍事領(lǐng)域有著(zhù)廣泛的應用[1]，隨著(zhù)非制冷紅外熱成像技術(shù)的生產(chǎn)成本大幅度降低以及紅外成像和測溫具有非接觸、無(wú)損等特點(diǎn)，該產(chǎn)品的應用目前已延伸到了電力、消防、工業(yè)、醫療、安防等各個(gè)領(lǐng)域。
常見(jiàn)的熱像儀都是以FPGA、DSP、ARM為核心實(shí)現，其中以FPGA為核心的嵌入系統[2]具有并行處理和實(shí)時(shí)性強的優(yōu)點(diǎn)，只是FPGA在任務(wù)調度、網(wǎng)絡(luò )協(xié)議等功能設計上處理起來(lái)較為復雜。以ARM為核心的嵌入系統[3]能夠輕松實(shí)現多任務(wù)調度、移植各種復雜的網(wǎng)絡(luò )協(xié)議及實(shí)現多種IO接口，但ARM的處理器架構在實(shí)時(shí)性和高吞吐量上能力較差。
為實(shí)現更高性?xún)r(jià)比，滿(mǎn)足紅外圖像數據處理和傳輸要求，本文提出以TI公司的DM642處理器為核心設計紅外熱像儀。從硬件上看，該處理器主頻能夠工作在600 MHz以上，并且片內具有多總線(xiàn)、多處理器單元，具有多種IO總線(xiàn)和多通道EDMA，加上片內自帶的VP口、EMIF接口和EMAC控制器，能夠無(wú)縫連接外部設備，如FPGA、SDRAM、FLASH、網(wǎng)絡(luò )物理層芯片等。同時(shí)為了降低設計復雜性和更好地利用處理器硬件資源，TI公司還針對6000系列的高性能DSP處理器，提供BIOS操作系統、DDK驅動(dòng)開(kāi)發(fā)包、NDK網(wǎng)絡(luò )協(xié)議棧開(kāi)發(fā)包以及RF5程序框架等。利用DM642和TI達芬奇多核系列DSP處理器的軟硬件通用性，基于DM642設計的嵌入系統還可以很方便地移植到性能更強的達芬奇平臺。
1 設計總體框架
總體設計如圖1所示。首先紅外探測器把熱輻射轉換為電信號數據；其次FPGA接收探測器串行輸出的數據并調整時(shí)序后加入行同步和場(chǎng)同步信號形成RAW格式的熱圖數據，這種RAW格式的數據可以直接通過(guò)DM642的采集VP口輸入到DSP中。當VP口采集到一幀以后就會(huì )給DM642產(chǎn)生輸入中斷，此時(shí)DM642就可以對熱圖數據進(jìn)行非均勻性校正[4]、直方圖均衡、溫度計算，模擬視頻生成、數字視頻網(wǎng)絡(luò )傳輸等處理。由于選用的是處理性能強的DM642，結合TI公司的BIOS操作系統及DDK、NDK、RF5等開(kāi)發(fā)軟件包，因此本設計可以選用價(jià)格較為低廉的FPGA芯片進(jìn)行數據采集的時(shí)序處理，如EP1C6T144C8，從而把復雜的數據處理和傳輸等功能放到DM642芯片中，提高系統的穩定性和靈活性。

2 硬件設計
2.1 紅外探測器接口電路
紅外探測器選用FILR公司的Photon 640機芯，該探測器實(shí)現熱輻射到電信號的轉換。機芯內置非制冷氧化釩(VOx)焦平面陣列，像素分辨率達到640×480，提供8 bit或14 bit的串行低電壓差分信號LVDS（Low Voltage Differential Signaling）圖像輸出，并且可以方便地通過(guò)串口進(jìn)行配置。由圖2所示，機芯提供8根引腳輸出，其中數據時(shí)鐘PH_DCLK+和PH_DCLK-、幀同步時(shí)鐘PH_FSYNC+和PH_FSYNC-、數據輸出PH_DATA+和PH_DATA-，均為L(cháng)VDS信號格式，通過(guò)DS90LV032A芯片轉換為3 V CMOS信號，轉換后的數據信號和時(shí)鐘信號輸出到FPGA中對應引腳。TXD_PHOTON和RXD_PHOTON為串口發(fā)送和接收引腳，通過(guò)MAX3232CD芯片轉換為T(mén)TL信號后連接到DM642對應的引腳上。

2.2 FPGA的接口設計
FPGA采用Altera Cyclone系列的EP1C6T144C8，包含5 980個(gè)邏輯單元，價(jià)格低廉、處理性能適中。主要實(shí)現以下功能接口：(1)紅外探測器接口。根據機芯輸出的時(shí)鐘信號和幀同步信號把熱圖數據采集到FPGA，并且為了和DM642的VP采集口的RAW格式數據一致，還需要在采集的熱圖數據中添加行同步和幀同步信號。(2)ADV7179編碼器配置和時(shí)鐘接口。為了降低DM642 I2C控制的復雜度，對編碼器的配置和初始化通過(guò)FPGA完成，并且為了顯示PAL格式的紅外模擬視頻，編碼器還需要一個(gè)27 MHz的時(shí)鐘信號，該信號也是通過(guò)FPGA的PLL模塊產(chǎn)生。(3)DM642接口。分別包括：16 bit的數據接口，輸入用VP1，因此需要和VP1的DATA[9:2]以及 DATA[19:12]連接；采集使能接口 VP1CTL0；采集時(shí)鐘接口VP1CLK0。具體如圖3所示，H為行同步，V為幀同步，FPGA在VP1CTL0為高電平時(shí)輸出一行數據，數據的采集時(shí)鐘為VP1CLK0。

2.3 DM642的接口設計
DM642作為系統設計的核心，其主要接口如圖4所示，主要包括：(1)通過(guò)EMIF總線(xiàn)對SDRAM和FLASH進(jìn)行數據讀寫(xiě)。FLASH主要保存程序代碼、與熱像儀相關(guān)的配置和測溫系數等數據；SDRAM是程序運行中需要用到的外部存儲器，由于基于BIOS操作系統的代碼量都較大，無(wú)法把程序和數據都加載到DM642的L2緩存中，因此必須合理使用SDRAM，并且將其配置為L(cháng)2的外部CACHE，通過(guò)EDMA通道和L2對應一致。(2)編碼器接口。ADV7179的時(shí)鐘信號和初始化由FPGA提供，但編碼器的輸入數據由DM642通過(guò)VP0提供，數據格式是8位寬的BT.656格式，內嵌同步信號，因此這里不再需要提供額外的行同步和幀同步信息。(3)FPGA接口。這部分在介紹FPGA接口設計時(shí)已經(jīng)提到，DM642需要把VP1配置為RAW格式的采集模式，采集寬度為16位，采集時(shí)鐘和采集使能信號都由FPGA提供。(4)EMAC接口。DM642內嵌EMAC控制器，并且在片內由EDMA通道及通過(guò)專(zhuān)用的EMAC數據線(xiàn)和外部物理層芯片LXT971ALC連接，這種架構設計正是DM642網(wǎng)絡(luò )通信性能優(yōu)異的保證，具體的測試結果在實(shí)驗與總結部分給出。EMAC控制器還可以通過(guò)MDIO接口對LXT971ALC芯片進(jìn)行配置，獲取以太網(wǎng)連接狀態(tài)信息等。(5)I2C接口，該接口主要用來(lái)配置探測器，使得探測器工作在合適的模式，并且獲取相關(guān)的配置信息，如探測器內部溫度、控制快門(mén)校正等。