基于FPGA的自適應波束形成算法實(shí)現

　　2.2.2 存儲模塊

　　一種存儲模塊，它包括：用于根據外部指令/地址信號來(lái)產(chǎn)生內部信號的指令/地址寄存器，且所述的指令/地址寄存器件帶有一個(gè)輸出晶體管；被分成第一和第二兩組的多個(gè)存儲器件；用于連接所述的指令/地址寄存器件和所述的存儲器件的布線(xiàn)；和用于安裝所述的指令/地址寄存器件和所述的存儲器件的基板；所述的布線(xiàn)包括：從所述的指令/地址寄存器件延伸至第一個(gè)分支結點(diǎn)的第一段布線(xiàn)；從第一個(gè)分支結點(diǎn)延伸至第二個(gè)分支結點(diǎn)的第二段布線(xiàn)；從第一個(gè)分支結點(diǎn)延伸至第三個(gè)分支結點(diǎn)的第三段布線(xiàn)；從第二個(gè)分支結點(diǎn)分出延伸至所述的第一組存儲器件的第四段布線(xiàn)；和從第三個(gè)分支結點(diǎn)分出延伸至第二組存儲器件的第五段布線(xiàn)；和所述的指令/地址寄存器件包括：阻抗調節器，用于調節從所述的指令/地址寄存器件和第一段布線(xiàn)之間的連接點(diǎn)看去所述的指令/地址寄存器件的輸出阻抗，通過(guò)調節該阻抗調節器，可使所述的輸出阻抗在內部信號的工作電壓范圍內基本保持不變；和上升時(shí)間/下降時(shí)間調節器，用于將內部信號的上升時(shí)間和下降時(shí)間調節至特定值。

　　存儲模塊采用8位和16位雙口RAM（如圖3所示）作為信號數據和權值數據的存入和讀取存儲器，分別用來(lái)存放輸入信號x、權值ω和誤差e，分別由控制信號clkregbt，clk_regw和clk_rege來(lái)控制信號的寫(xiě)入和讀出。其中x_ram用來(lái)存放輸入信號；w_ram存放權值，其輸入為系數更新模塊的輸出，輸出為更新后的權值。

　　2.2.3 自適應處理及復數乘加器模塊

　　數字波束形成器是通過(guò)加權因子對空間不同陣元接收信號的加權求和而成的。由于加權因子相當于濾波器系數，而輸入的信號為空間位置不同的陣元的接收信號。所以可將數字波束形成器等同于一個(gè)空域濾波器來(lái)實(shí)現。