基于FPGA的NAND Flash ECC校驗
加入技術(shù)交流群
圖9給出了數據包發(fā)生1 bit錯誤的校驗情況。其中，DATAin表示待讀取的數據，HammingCALC表示在寫(xiě)入NAND Flash頁(yè)時(shí)計算好的原始ECC，HAMMINGout表示后面在讀取DATAin數據時(shí)計算的新的ECC，errSTATUS為出錯狀態(tài)，ERRIoc為計算所得出錯的位置。為滿(mǎn)足1 bit錯誤的條件且易于觀(guān)察，將256 Byte數據(0～255)的最后一個(gè)Byte由“11110110”變?yōu)?ldquo;11111110”，如圖9中陰影部分所示。此時(shí)，errSTATUS結果為01”，表明程序檢測出了該1 bit錯誤，且ERRloc輸出為“111111111O11”，即出錯位置為第255 Byte的比特3發(fā)生了錯誤。為糾正該錯誤，此時(shí)，只要將該位置的比特取反輸出即可。本文引用地址：http://dyxdggzs.com/article/191099.htm
在原來(lái)1 bit錯誤的情況下，將其相鄰的第254 bit的數據由“11110101”變?yōu)?ldquo;01110101”，如圖10陰影部分所示，整個(gè)數據包有2 bit發(fā)生了變化。此時(shí)，errSTATUS結果顯示為“10”，即檢測出了有2 bit錯誤。但此時(shí)的ERRloe無(wú)效，不能表征出兩個(gè)出錯的位置，也就是為什么ECC校驗只能檢測出2 bit錯誤而不能對其進(jìn)行更正的原因。
當然，如果數據包沒(méi)有發(fā)生任何錯誤，也就是若讀出的數據與先前寫(xiě)入的數據完全一致，ECC校驗也是能夠保證檢測出來(lái)的。如圖11所示，當未發(fā)生任何錯誤時(shí)，errSTATUS為“00”，驗證了數據的一致性。此時(shí)，ERPloe無(wú)意義。
值得說(shuō)明的是，如果數據包發(fā)生的錯誤多于2 bit，該算法并不適宜。測定了更多比特(≥3)出錯的情況，結果證明，errSTATUS的結果可能為“00”、“01”、“10”中的任何一個(gè)，也就是說(shuō)在這種情況下，該算法很可能出現誤檢。因此，在這里，可以得出與ECC校驗原理相符的結論：ECC能夠保證糾正1 bit錯誤和檢測2 bit錯誤，但對于1 bit以上的錯誤無(wú)法糾正，對2 bit以上的錯誤不保證能檢測。
4 結束語(yǔ)
本文將ECC校驗算法通過(guò)硬件編程語(yǔ)言VHDL在A(yíng)hera QuanusⅡ7．0開(kāi)發(fā)環(huán)境下進(jìn)行了后仿真測試，實(shí)現了NAND Flash的ECC校驗功能。本程序可實(shí)現每256 Byte數據生成3 Byte ECC校驗數據，且通過(guò)與原始ECC數據對比，能夠保證檢測出1 bit的錯誤及其出錯位置，進(jìn)一步結合對此錯誤的糾正，可應用于NAND Flash讀寫(xiě)控制器的FPGA設計，實(shí)現對數據的ECC校驗，確保數據準備有效地傳輸。經(jīng)硬件實(shí)驗結果反饋，該算法硬件適應性良好。
ECC是一種在NAND Flash處理中比較專(zhuān)用的校驗，其原理簡(jiǎn)便、易于執行、計算速度快并且數據量越大，其算法越有效。但這樣一個(gè)高效的算法仍存在缺陷，那就是其有限的糾錯能力。本文也驗證了其對于2 bit以上錯誤是無(wú)效的，盡管這種情況在Flash中發(fā)生的幾率很低，但就校驗原理來(lái)說(shuō)，是否存在一種改進(jìn)的算法可用于多比特錯誤的糾正還有待進(jìn)一步研究和驗證。
評論