基于FPGA多通道同步數據采集系統設計

　　2.4 雙口RAM控制模塊

　　在本設計中，應用FPGA采集多路數據，還需要把采集到的部分數據上傳到CPU,同時(shí)CPU也會(huì )和FPGA交換數據，因此FPGA和CPU之間首先要解決兩者之間的通信方式。常用的數據交換主要有串行通信、并行通信、直接存儲器存取、共享存儲器等方式。串行通信方式是利用處理器本身提供的串行口或者在芯片的基礎上用軟件或硬件開(kāi)發(fā)一個(gè)串行口實(shí)現處理器之間的通信。這種方式相對來(lái)說(shuō)比較簡(jiǎn)單，適合處理器之間通信量不是很大或者較遠距離傳輸的場(chǎng)合。并行數據傳輸技術(shù)是提高數據傳輸率的重要手段，但是，由于并行傳送方式的前提是用同一時(shí)序傳輸信號和接收信號，而過(guò)分提升時(shí)鐘頻率將難以讓數據傳送的時(shí)序與時(shí)鐘合拍，布線(xiàn)長(cháng)度稍有差異，數據就會(huì )以與時(shí)鐘不同的時(shí)序送達，導致傳輸錯誤，同時(shí)提升時(shí)鐘頻率還容易引起信號線(xiàn)間的相互干擾，因此，并行方式難以實(shí)現高速化。直接存儲器存取是一種完全由硬件執行數據交換的工作方式，在這種方式中，DMA控制器從CPU完全接管對總線(xiàn)的控制，數據交換不經(jīng)過(guò)CPU，而直接在內存與設備之間進(jìn)行；DMA方式一般用于高速地傳送成組的數據，但是兩個(gè)處理器不能同時(shí)訪(fǎng)問(wèn)存儲器。共享存儲器的方式通常采用雙口RAM來(lái)實(shí)現，雙口RAM是一種性能優(yōu)越的快速通信器件，它提供兩套完全獨立的端口，每個(gè)端口都有完整的地址、數據和控制線(xiàn)，此時(shí)兩個(gè)處理器可以同時(shí)訪(fǎng)問(wèn)雙口RAM，具有很快的存取速度，可以實(shí)現高速的數據交換。

　　本設計中采用共享存儲器的方式，選用一片CY7C026，是一個(gè)16 KB×16的雙口靜態(tài)RAM，硬件接口結構框圖如圖7所示，使用FPGA分配片選、讀/寫(xiě)和BUSY信號，防止FPGA和DSP同時(shí)對同一地址空間存取造成的沖突。

　　2.5 雙端口RAM的應用　　　　

　　利用傳統方法設計的高速數據采集系統由于集成度低、電路復雜，高速運行電路干擾大，電路可靠性低，難以滿(mǎn)足高速數據采集工作的要求。應用FPGA可以把數據采集電路中的數據緩存、控制時(shí)序邏輯、地址譯碼、總線(xiàn)接口等電路全部集成進(jìn)一片芯片中，高集成性增強了系統的穩定性，為高速數據采集提供了理想的解決方案。

　　2.6 邏輯控制模塊

　　DSP通過(guò)邏輯控制模塊向FPGA發(fā)一些指令，同時(shí)讀取FPGA的狀態(tài)；系統中把FPGA看做DSP的一個(gè)外設，使用DSP的XZCS0AND1作為FPGA的片選信號，這樣，CPU既可以向FPGA發(fā)送命令，也可以從FPGA中讀一些狀態(tài)。

　　在Quartus II 7.2軟件平臺中包括一個(gè)專(zhuān)用模塊庫，稱(chēng)之為IP Core，其中的各種硬件功能模塊都是經(jīng)過(guò)EDA廠(chǎng)商周密設計并且通過(guò)驗證的。設計中FFT運算模塊采用Altera公司自帶的FFT IP Core來(lái)實(shí)現，在FPGA中以硬件邏輯實(shí)現FFT運算的功能，簡(jiǎn)化設計并提高了系統的可靠性。

　　本文設計了一種多路數據同步實(shí)時(shí)采集系統，應用FPGA控制采集系統的各個(gè)模塊，其最大的特點(diǎn)是結構靈活，有較強的通用性，適于模塊化設計，適合于實(shí)時(shí)信號處理，從而能夠提高整個(gè)系統的采集和處理效率。分析了各個(gè)子模塊的硬件結構框圖和控制實(shí)現方法。實(shí)際應用表明，采用該方法設計的系統能有效地完成多路同步實(shí)時(shí)數據采集任務(wù)。