一種新的基于FPGA的數據格式轉換方法

轉換過(guò)程采用流水線(xiàn)操作，用計數器控制轉換進(jìn)程。ASCII碼轉換為單精度浮點(diǎn)的方法如下：
(1)將8位ASCII碼所代表的數字字符轉為十進(jìn)制數字(由于硬件電路對數字的表示只有0和1的組合，所以將實(shí)數的整數和小數分開(kāi)表示)；
(2)利用程序包里的數據類(lèi)型轉換函數將十進(jìn)制數轉換為二進(jìn)制數，但小數部分的轉換需要單獨實(shí)現；
(3)對二進(jìn)制表示的實(shí)數進(jìn)行規格化；
(4)根據符號位ASCII碼值確定符號位s，根據規格化移動(dòng)的位數確定階碼e，將規格化中的小數部分f保留28位；
(5)根據就近舍入原則對保留的28位小數部分的后5位進(jìn)行判斷和舍入。
2．2 關(guān)鍵代碼解析
在FPGA的硬件描述語(yǔ)言中將整數的十進(jìn)制轉換為二進(jìn)制比較簡(jiǎn)單，可以調用ISE軟件自帶的程序包中的轉換函數來(lái)實(shí)現，但如何將小數部分轉換為二進(jìn)制是能否順利完成從實(shí)數到單精度浮點(diǎn)數轉換的關(guān)鍵?？紤]到要對小數部分進(jìn)行舍入運算，所以將小數部分轉換28位的二進(jìn)制。要用28位二進(jìn)制表示小數部分，需利用VHDL語(yǔ)言中變量(variable)被賦值時(shí)立即生效的特性，結合FOR循環(huán)來(lái)實(shí)現。部分關(guān)鍵代碼如下：

代碼中frac_part是小數部分的十進(jìn)制表示(因為integer類(lèi)型只能表示整數，所以將小數部分擴大了10 000倍，但不影響結果的正確性)，frac_28是小數部分的二進(jìn)制表示。信號frac_28(27)的權值是2-1，依次以1／2倍率遞減，frac_28(0)的權值是2-28。此進(jìn)程由frac_part發(fā)生變化來(lái)啟動(dòng)，完成轉換的時(shí)間是瞬時(shí)，也可以認為是一個(gè)時(shí)鐘周期。