基于FPGA的PEX8311的LBS控制器的實(shí)現

摘要：通過(guò)對LBS控制器的控制信號、LBS總線(xiàn)讀寫(xiě)操作時(shí)序、LBS狀態(tài)機進(jìn)行分析，設計并實(shí)現了一個(gè)高效、可靠的LBS控制器來(lái)實(shí)現FPGA和PEX8311的通信系統，在PEX8311和FPGA接口中運行狀態(tài)正常，穩定性強，成功應用于某視頻采集卡、某PCIe數據采集卡等，基于FPGA設計的LBS控制器具有靈活性強、可編程能力強、適應性強等優(yōu)點(diǎn)。
關(guān)鍵詞：FPGA；PCIe；PEX8311；LBS；狀態(tài)機

0 引言
PLX的一款橋芯片PEX8311可將標準處理器、DSP和FPGA總線(xiàn)接口升級為PCI Express(PCIe)。PEX8311單道PCIe至32位、66 MHz通用局部總線(xiàn)橋可在兩種標準間轉換協(xié)議，它可用于通訊線(xiàn)路卡、監視系統、工業(yè)控制、IP媒體服務(wù)器和醫療成像系統，以實(shí)現可升級的高帶寬互聯(lián)。采用根聯(lián)合體或終端點(diǎn)的PCI嵌入式系統設計可采用PEX8311橋芯片移植到PCIe。本文就是基于PEX8311和FPGA來(lái)實(shí)現PCIe標準1x傳輸。

1 系統介紹
FPGA和PEX8311之間通過(guò)LBS(LocalBus)來(lái)連接、發(fā)送和接收命令及數據，其中FPGA主要控制LBS的運行，本文通過(guò)設計一個(gè)高效、可靠的LBS控制器來(lái)實(shí)現FPGA和PEX8311的通信。如圖1所示。

本系統的控制的核心是LBS控制器，該控制器是通過(guò)FPGA采用VerilogHDL實(shí)現的，其優(yōu)點(diǎn)是穩定性強、不會(huì )造成死機，避免了常規的PC I，PCIe板卡類(lèi)經(jīng)常死機的問(wèn)題，其次是傳輸速率高，充分利用LBS的時(shí)序，減少無(wú)用的等待時(shí)間。
FPGA采用Altera公司的Cyclone3系列的3C120款FPGA芯片。Cyclone3是功耗最低、成本最低的高性能FPGA產(chǎn)品，鑒于上述特點(diǎn)本設計采用它來(lái)實(shí)現PCIe的傳輸功能。
PEX8311是PLX公司的一款x1的PCI Express接口芯片，本地端總線(xiàn)頻率最高可達66 MHz，數據位寬為32 b。PEX8311有主模式、從模式和DMA三種數據傳輸模式，可靈活、方便地與各CPU，FPGA和ASIC無(wú)縫連接，實(shí)現高速傳輸。

2 LBS控制器設計
2．1 控制信號介紹
Hold信號：請求控制總線(xiàn)的信號，FPGA向PEX8311發(fā)出控制總線(xiàn)的請求。
Holda信號：PEX8311響應FPGA請求的信號。
LCLK信號：時(shí)鐘輸入信號。
ADS信號：地址選通信號。
BLAST信號：最后一個(gè)數據的同步信號。
LA[31：2]信號：地址線(xiàn)。
LD[31：0]信號：數據線(xiàn)。
LW／R信號：讀寫(xiě)控制。
Ready信號：數據有效信號。
2．2 LBS總線(xiàn)讀寫(xiě)操作時(shí)序介紹
LBS總線(xiàn)操作有單次讀寫(xiě)和Burst讀寫(xiě)方式，本設計中采用單次讀寫(xiě)設計用來(lái)傳輸FPGA內部的寄存器讀寫(xiě)控制，這些寄存器是用于配置各邏輯模塊的功能控制，通過(guò)CPU或軟件來(lái)實(shí)時(shí)控制；Burst讀寫(xiě)方式主要用于大批量數據傳輸，本文中主要是傳輸高速的DDR數據，利用Burst傳輸方式可以實(shí)現高速自動(dòng)大容量數據傳輸，充分利用LBS的傳輸帶寬，提高傳輸效率。
2．3 PEX8311芯片介紹
PEX8311芯片的LBS端具有32位數據總線(xiàn)寬度和66 MHz時(shí)鐘頻率，PEX8311支持三種LBS總線(xiàn)接口模式：C模式，J模式和M模式，可方便地與多種微處理器連接。接口模式由MODE0和MODE1兩管腳確定。本設計采用時(shí)序邏輯相對簡(jiǎn)單的C模式，即非復用的地址／數據總線(xiàn)模式。PEX8 311支持三種局部總線(xiàn)數據傳輸模式：?jiǎn)沃芷谀Ｊ?、四周期突發(fā)模式、連續突發(fā)模式。
DMA傳輸數據使傳輸任務(wù)從主控設備中解脫出來(lái)，由短且有效的傳輸描述符來(lái)承擔，讓主控設備可以有時(shí)間去處理其他事件。PEX8311有兩個(gè)DMA通道，可以同時(shí)處理兩側總線(xiàn)上要求的傳輸，免去外部設備的等待。另外，DMA傳輸可以與主模式和從模式傳輸同步操作，但后兩者比DMA傳輸優(yōu)先級高?？紤]到DMA傳輸有以上優(yōu)點(diǎn)，本設計中PCI Express接口部分采用連續突發(fā)模式DMA塊傳輸模式，LBS總線(xiàn)接口采用C模式。