軟件無(wú)線(xiàn)電設計中的FPGA應用要點(diǎn)

介紹

軟件無(wú)線(xiàn)電（SDR）是具有可重配置硬件平臺的無(wú)線(xiàn)設備，可以跨多種通信標準。因為具有更低的成本、更大的靈活性和更高的性能，軟件無(wú)線(xiàn)電已迅速成為軍事、公共安全和商用無(wú)線(xiàn)領(lǐng)域的事實(shí)標準。SDR成為商用流行的主要原因之一是它能夠對多種波形進(jìn)行基帶處理和數字中頻（IF）處理。IF處理將數字信號處理的領(lǐng)域從基帶擴展到RF。支持基帶和中頻處理的能力增加了系統靈活性，同時(shí)減小了制造成本。

基帶處理

無(wú)線(xiàn)標準不斷地發(fā)展，通過(guò)先進(jìn)的基帶處理技術(shù)如自適應調制編碼、空時(shí)編碼（STC）、波束賦形和多入多出（MIMO）天線(xiàn)技術(shù)，支持更高的數據速率?；鶐盘柼幚砥骷枰薮蟮奶幚韼?，以支持這些技術(shù)中大計算量的算法。例如，美國軍事聯(lián)合戰術(shù)無(wú)線(xiàn)系統（JTRS）定義了軍事無(wú)線(xiàn)中20多種

不同的無(wú)線(xiàn)波形。一些更復雜的波形所需的計算能力在標準處理器上是每秒數百萬(wàn)條指令（MIPS），如果在FPGA上實(shí)現則是數千個(gè)邏輯單元。

協(xié)處理器特性

SDR基帶處理通常需要處理器和FPGA。在這類(lèi)應用中，處理器處理系統控制和配置功能，而FPGA實(shí)現大計算量的信號處理數據通道和控制，讓系統延遲最小。當需要從一種標準切換至另一種標準時(shí)，處理器能夠動(dòng)態(tài)地在軟件的主要部分間切換，而FPGA能夠根據需要完全重新配置，實(shí)現特定標準的數據通道。

FPGA可以作為協(xié)處理器同DSP和通用處理器相連，這樣具有更高的系統性能和更低的系統成本。自由地選擇在哪實(shí)現基帶處理算法為實(shí)現SDR算法提供了另一種方式的靈活性。

基帶部件也需要足夠靈活讓所需的SDR功能支持在同一種標準增強版本之間的移植，并能夠支持完全不同的標準?？删幊踢壿嫿Y合軟核處理器和IP，具有了提供在現場(chǎng)遠程升級的能力。圖1是一個(gè)框圖，其中FPGA能夠通過(guò)IP功能如Turbo編碼器、Reed-Solomon編碼器、符號交織器、符號映射器和IFFT，很容易地重配置支持WCDMA/HSPDA或802.16a標準的基帶發(fā)送功能。

數字IF處理

數字頻率變化具有比傳統模擬無(wú)線(xiàn)處理方式更高的性能。FPGA提供了一種高度靈活和集成的平臺，在這之上以合理的功率實(shí)現大計算量的數字IF功能，這在便攜系統中是一個(gè)關(guān)鍵的因素。能夠在FPGA上實(shí)現的IF功能包括數字上變頻器（DUC）和下變頻器（DDC），以及數字預畸變（DPD）和波峰系數削減（CFR），幫助降低功放的成本和功率（見(jiàn)圖2）注釋?zhuān)篋UC:數字上變頻器；CFR:波峰系數削減；DPD:數字預畸變；DDC:數字下變頻器；PA:功放；LNA:低噪放。

數字上變頻器

數字格式（在基帶處理單元和上變頻器之間一般需要）可以順利地加到上變頻器的前端。這項技術(shù)為上變頻器提供了全定制的前端，容許信道化的高帶寬輸入數據。定制邏輯或軟核嵌入式處理器可用來(lái)控制上變頻器和FPGA中實(shí)現的基帶處理單元之間的接口。在數字上變頻中，輸入數據在用可調的載波頻率進(jìn)行正交調制之前經(jīng)過(guò)基帶濾波和插值。為了實(shí)現插值基帶有限沖激響應（FIR）濾波器，必須在速度面積之間進(jìn)行權衡為特定的標準獲得優(yōu)化的固定或自適應架構。數控振蕩器核也能夠產(chǎn)生多種架構，它們具有超過(guò)115db無(wú)寄生動(dòng)態(tài)范圍和非常高的性能。根據支持的頻率分配數量，在FPGA中可以很容易地例化多個(gè)上變頻器。

波峰系數削減

3G基于CDMA的系統和多載波系統如正交頻分復用（OFDM）的信號具有很高的峰平比（波峰系數）。這樣的信號會(huì )極大地降低基站中功放的效率。對多波形標準，在FPGA中實(shí)現的波峰系數削減技術(shù)是一種降低功放成本和復雜度的合算的方式。

數字預畸變

高速移動(dòng)數據傳輸采用非恒包絡(luò )調制技術(shù)如QPSK和正交幅度調制（QAM）。這對PA的線(xiàn)性度有嚴格的要求。DPD線(xiàn)性化技術(shù)，包括查找表和多項式方式都可以有效地在包含DSP塊的FPGA中實(shí)現。這些DSP塊中的乘法器可以在很高的時(shí)鐘速率下運行，可以有效地分時(shí)實(shí)現復數乘法。當SDR基站中使用FPGA時(shí)，FPGA可以為特定的標準重配置來(lái)實(shí)現合適的DPD算法，有效地線(xiàn)性化PA。數字下變頻器

在接收器側，數字IF技術(shù)可以對IF信號進(jìn)行采樣，在數字域執行信道化和采樣率轉換。使用降采樣技術(shù)，高頻IF信號（同時(shí)100MHz以上）可以被量化。因為不同的標準有不同的碼片/比特速率，對SDR應用需要非整數采樣率，把采樣數轉換為任何標準基本碼片/比特速率的整數倍。

結論

FPGA提供了通用的計算結構，非常適合于軟件無(wú)線(xiàn)電中基帶和IF數字處理的需要。另外，FPGA作為通用處理器或DSP軟件處理的硬件協(xié)處理器，能夠增強功能，改善吞吐量，減小系統成本和降低系統功率。