基于FPGA的程控濾波器的設計
加入技術(shù)交流群
3．4 四階橢圓低通模塊
系統要求制作一個(gè)四階橢圓型低通濾波器，帶內起伏≤1 dB，-3 dB通帶為50 kHz，采用無(wú)源LC橢圓低通濾波器來(lái)實(shí)現。用Filter Sol ution模擬仿真濾波器，隨后在Multisim中再模擬仿真并調整電容、電感的參數使其為標稱(chēng)值。此外，在橢圓濾波器前后接射級跟隨器避免前后級影岣。具體電路如圖5所示。本文引用地址：http://dyxdggzs.com/article/190784.htm
4 系統軟件設計
系統軟件設計由單片機和FPGA組成，用戶(hù)可以通過(guò)界面的顯示選擇高通、低通和橢圓濾波器，可以設置截止頻率，同時(shí)可以顯示幅頻曲線(xiàn)。其中單片機主要完成用戶(hù)的輸入輸出處理和系統控制，FPGA主要完成的功能有：控制AD9851產(chǎn)生掃頻信號、控制濾波器截止頻率的時(shí)鐘信號的產(chǎn)生以及控制兩塊D／A以顯示幅頻特性曲線(xiàn)。程序流程圖如圖6所示。
5 測試方案與測試結果
5．1 放大器測試
放大器輸入端的正弦信號頻率為10 kHz，振幅為10 mV，設定增益大小分別為10、20、30、40、50、60dB，用示波器測量實(shí)際輸出幅值，計算出實(shí)際增益，其誤差小于1％。此外，測得放大器通頻帶為1～200kHz。
5．2 低通、高通濾波器測試
將放大器增益設置為40dB，濾波器設置為低通濾波器，預置濾波器截止頻率在1～30 kHz范圍，步進(jìn)為1kHz。用示波器測量實(shí)際截止頻率，計算相對誤差小于1．5％，且2fc處的電壓總增益小于20dB。高通濾波器測試方法同理。
5．3 橢圓濾波器測試
放大器增益設置為40 dB，用示波器測量實(shí)際-3 dB截止頻率和200 kHz處的總電壓增益。測得fc=50．0kHz，在150 kHz處幅度就已幾乎衰減到0。
5．4 幅頻特性與相頻特性測試
測量低通、高通濾波器的頻率特性，在示波器上顯示其幅頻特性曲線(xiàn)，與所設置的濾波模式及截止頻率相符。
6 結束語(yǔ)
本系統放大器增益范圍10～60 dB，通頻帶1～200 kHz，增益誤差小于1％。濾波器截止頻率范圍1～30kHz，誤差小于1．5％。橢圓濾波器截止頻率誤差為0，在150 kHz處幅度幾乎衰減到0。誤差主要來(lái)源于時(shí)鐘頻率，當截止頻率為20 kHz的時(shí)候，所需最高的時(shí)鐘頻率為2MHz，不能保證很好的時(shí)鐘沿，而且時(shí)鐘頻率也不可能精確地控制，以及放大器的非線(xiàn)性誤差。此外，利用DAC0800和有效值檢波電路實(shí)現了幅頻特性測試儀，系統整體性能良好。整個(gè)系統在單片機和FPGA的有機結合、協(xié)同控制下，工作穩定，測量精度高，人機交互靈活。
評論