<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > 基于DSP與FPGA的四軸運動(dòng)控制器設計與研究

基于DSP與FPGA的四軸運動(dòng)控制器設計與研究

作者: 時(shí)間:2012-02-16 來(lái)源:網(wǎng)絡(luò ) 收藏

為增強抗干擾性,通過(guò)以太網(wǎng)控制器RTL8019AS與上位機連接,RTL8019AS內部含有一個(gè)16 KB的SDRAM,通過(guò)外部存儲器接口對其進(jìn)行讀寫(xiě)來(lái)接收上位機的命令或向上位機傳送反饋信號。在數據處理過(guò)程中要占用大量的存儲空間,內部?jì)H含有18K×16 b的SARAM和128 K×16 b的FLASH,存儲空間顯得過(guò)小,所以通過(guò)外部接口擴展了256K×16 b RAM和512K×16 b FLASH,RAM和FLASH芯片分別選擇IS61LV25616 AL、SST39VF800,它們都具有接口簡(jiǎn)單、讀寫(xiě)速度快等優(yōu)點(diǎn)。SCI模塊用于擴展RS 232串行通信接口,串口芯片使用MAX 3232。
所需電壓為5 V,3.3 V,1.8 V,1.2 V。輸入電壓5 V,分別采用穩壓芯片LM1085IS3.3,LM1117-1.8將其轉換成3.3 V和1.8 V,由于TMS320F2812的I/O電壓3.3 V要先于內核電源上電,所以1.8 V要由3.3V降壓得到,以確保上電次序。1.2 V是內核所需電壓,由穩壓芯片LM317S穩壓得到,LM317S的輸出電壓范圍為1.2~25 V,復位電路采用SP708低功耗微處理器監控器件,此器件有眾多的組件,有效的增強了系統的可靠性及工作效率。

3 模塊設計
用于軸資源的擴展,當接收到DSP中的規劃位置后,在軸資源中對其進(jìn)行變換處理,輸出到伺服控制器中,伺服控制器將規劃位置與編碼反饋的計數位置進(jìn)行比較,獲得跟隨誤差,并通過(guò)伺服控制算法得到實(shí)時(shí)的控制量,將控制量傳遞給D/A轉換器,由D/A轉換器轉換成控制電壓輸出。
EP2C8F256C6是ALTERA公司CycloneⅡ系列芯片,其特點(diǎn)為高性能低功耗,內核供電電壓為1.2 V,8 256個(gè)邏輯單元(LEs),182個(gè)用戶(hù)I/O口(項目中使用了157個(gè)I/O口),165 888 b的內部RAM,嵌入了18 b的乘法器,每個(gè)乘法器又可拆成2個(gè)9 b的乘法器,芯片內部含有2個(gè)鎖相環(huán)(PLL),8個(gè)全局時(shí)鐘(Global Clocks)。該芯片所具有的邏輯單元數、頻率和用戶(hù)I/O口等都能很好的滿(mǎn)足設計需求。FPGA的外圍模塊擴展如圖3所示。

本文引用地址:http://dyxdggzs.com/article/190768.htm

c.jpg



關(guān)鍵詞: FPGA DSP 四軸 運動(dòng)控制器

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>